Abstract:
인덕터는 복수의 관통 실리콘 비아들, 복수의 제1 전도성 패턴들 및 복수의 제2 전도성 패턴들을 포함한다. 복수의 관통 실리콘 비아들은 기판을 관통하여 형성된다. 복수의 제1 전도성 패턴들은 복수의 관통 실리콘 비아들 중 적어도 두 개가 전기적으로 연결되도록 기판의 일면에 형성된다. 복수의 제2 전도성 패턴들은 복수의 관통 실리콘 비아들 중 적어도 두 개가 전기적으로 연결되도록 기판의 타면에 형성된다. 복수의 관통 실리콘 비아들, 복수의 제1 전도성 패턴들 및 복수의 제2 전도성 패턴들은 하나의 코일 구조를 형성하고, 복수의 제1 전도성 패턴들은 기판의 일면에 형성되는 금속층 내에 포함되며, 복수의 제2 전도성 패턴들은 기판의 타면에 형성되는 재배선층 내에 포함된다.
Abstract:
모바일 무선인식 리더기에서 수신부로 누설되는 송신 누설신호를 제거할 수 있는 누설신호 제거회로가 개시된다. 누설신호 제거회로는 제 1 서큘레이터, 제 2 서큘레이터 및 발룬을 포함한다. 제 1 서큘레이터는 제 1 포트를 통해 송신신호를 수신하여 제 2 포트를 통해 송신신호에 상응하는 제 1 통과신호를 출력하고 제 3 포트를 통해 상기 송신신호에 상응하는 제 1 누설신호를 출력한다. 제 2 서큘레이터는 제 4 포트를 통해 제 1 통과신호를 수신하여 제 5 포트를 통해 제 1 통과신호에 상응하는 제 2 통과신호를 출력하고, 제 5포트를 통해 응답신호를 수신하여 제 6 포트를 통해 응답신호 및 제 1 통과신호에 상응하는 제 2 누설신호가 합산된 수신신호를 출력한다. 발룬은 제 1 누설신호 및 수신신호를 기초로 하여 수신신호에서 제 2 누설신호를 제거한 누설제거신호를 출력한다. 무선인식 리더기, 누설신호, 서큘레이터, 발룬
Abstract:
A leakage signal eliminative circuit, a mobile RF ID reader including the same, and a leakage signal removal method are provided to prevent the damage of element includes in a receiver by removing transmission leakage signal leaked out from the receiver. A first passing signal corresponding to transmission signal is received through a first port and is outputted through a second port. A first circulator(4210) outputs the first leakage signal corresponding to the transmission signal through a third port. A second circulator(4220) outputs the received signal in which the second leakage signal corresponding to the answer signal and the first passing signal is added. A balun(4230) outputs the leakage removing signal removing the second leakage signal.
Abstract:
PURPOSE: A stacked chip package having a pattern for preventing signal interference, a manufacturing method thereof, a semiconductor module including the stacked chip package and a manufacturing method thereof are provided to secure a mesh-type pattern and to prevent the signal interference between chips. CONSTITUTION: A first semiconductor chip(110) includes a first semiconductor die and a first interconnection layer. A second semiconductor chip(130) is laminated on the first semiconductor chip. The second semiconductor chip includes a second semiconductor die, a second interconnection layer, and a third interconnection layer. A signal interference pattern(140) has a mesh shape. The signal interference pattern prevents the signal interference between a first semiconductor chip and a second semiconductor chip.