公开(公告)号：KR1020100129536A

公开(公告)日：2010-12-09

申请号：KR1020090048140

申请日：2009-06-01

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 이준호 ,  이형동 ,  김현석 ,  김정호 ,  김가원 ,  조종현 ,  이상록

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: PURPOSE: A shielding structure for shielding crosstalk in a semiconductor chip with a through silicon via is provided to prevent crosstalk between through silicon vias by including a crosstalk shielding unit which surrounds the through silicon via. CONSTITUTION: A plurality of through silicon vias(220A,220B) pass through a silicon substrate(210). A crosstalk shielding unit(230) surrounds at least one through silicon via and is formed on the inner side of an insulator formed on the upper side of the silicon substrate. A ring(230A) surrounds the through silicon via.

Abstract translation: 目的：提供用于屏蔽具有贯通硅通孔的半导体芯片中的串扰的屏蔽结构，以通过包括围绕通过硅通孔的串扰屏蔽单元来防止通过硅通孔之间的串扰。 构成：多个穿通硅通孔（220A，220B）穿过硅衬底（210）。 串扰屏蔽单元（230）围绕至少一个通过硅通孔并且形成在形成在硅衬底的上侧上的绝缘体的内侧上。 环（230A）环绕穿过硅通孔。

公开(公告)号：KR101062848B1

公开(公告)日：2011-09-07

申请号：KR1020090048140

申请日：2009-06-01

Applicant: 에스케이하이닉스 주식회사 ,  한국과학기술원

Inventor： 이준호 ,  이형동 ,  김현석 ,  김정호 ,  김가원 ,  조종현 ,  이상록

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 본 발명은 관통실리콘비아간의 크로스토크를 차폐하고 기판노이즈를 최소화할 수 있는 반도체칩을 제공하기 위한 것으로, 본 발명의 반도체칩은 실리콘기판; 상기 실리콘기판을 관통하는 복수의 관통실리콘비아; 및 적어도 어느 하나의 상기 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부를 포함하고, 상술한 본 발명은 관통실리콘비아의 주변을 에워싸는 크로스토크쉴딩부를 구비함으로써 관통실리콘비아간의 크로스토크를 방지할 수 있는 효과가 있으며, 또한, 본 발명은 캐패시터를 이용하여 관통실리콘비아의 주변을 에워쌈으로써 관통실리콘비아간의 크로스토크 및 기판노이즈를 방지할 수 있는 효과가 있다.
반도체패키지, 관통실리콘비아, 크로스토크, 노이즈, 인터비아

公开(公告)号：KR100836536B1

公开(公告)日：2008-06-10

申请号：KR1020060131945

申请日：2006-12-21

Applicant: 한국과학기술원

Inventor： 김정호 ,  김가원 ,  유충현

IPC: H01Q1/24 ,  H01Q1/38 ,  G06K17/00 ,  G06K7/00

CPC classification number: H01Q9/27 ,  H01L2223/6677 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/48229 ,  H01L2224/48237 ,  H01L2924/15311 ,  H01L2924/19105 ,  H01Q1/2283 ,  Y10T29/49018

Abstract: An SiP(System-in-Package) having reduced effect on an antenna by a conductor and a method for designing the same are provided to minimize current or an electromagnetic field induced to the conductor by forming a slit or a slot on a conductor plane or forming the conductor plane in a line shape. An SiP includes an antenna and a first conductor(604). The antenna is integrated with the SiP and mounted on a top surface of an SiP substrate, and transmits and receives data. The first conductor has a plane shape, is connected to a bottom surface of the SiP substrate, and has a slit(606). The slit reduces current or an electromagnetic field induced to the first conductor by current or an electromagnetic field of the antenna. The slit is perpendicular to a direction of a current path of the antenna.

Abstract translation: 提供了通过导体对天线的影响减小的SiP（系统级封装）及其设计方法，以通过在导体平面上形成狭缝或狭槽来最小化对导体感生的电流或电磁场，或 以线状形成导体平面。 SiP包括天线和第一导体（604）。 天线与SiP集成并安装在SiP衬底的顶表面上，并发送和接收数据。 第一导体具有平面形状，连接到SiP基板的底表面，并且具有狭缝（606）。 狭缝通过天线的电流或电磁场来减小对第一导体感应的电流或电磁场。 狭缝垂直于天线的电流路径的方向。