Abstract:
호버 감지를 위한 좌표 측정 장치 및 방법이 개시된다. 본 발명에 따르면, 좌표 측정 장치는 복수의 전극을 포함하며, 접촉 물체의 접근에 의하여 복수의 전극 중 적어도 하나의 전극에서 커패시턴스가 가변되는 채널 전극부, 복수의 전극 중 제1 전극 그룹에 양(Positive) 전압을 인가하고, 복수의 전극 중 제2 전극 그룹에 음(Negative) 전압을 인가하는 구동부, 제1 전극 그룹 중 복수의 전극과 제2 전극 그룹 중 복수의 전극 각각으로부터 수신 신호를 수신하는 수신부 및 수신된 신호에 기초하여 접촉 물체의 위치를 판단하는 프로세서를 포함한다. 이에 따라, 좌표 측정 장치는 기존의 센싱 소자 및 회로 공정을 통해서 좌표 측정 장치에 근접한 접촉 물체의 정확한 위치를 검출할 수 있다.
Abstract:
PURPOSE: A display driving apparatus is provided to minimize power consumption, chip area, and driving delay and to eliminate the under-damping phenomenon of a driving current. CONSTITUTION: A display driving apparatus comprising: a current digital/analog converter(800) generating a data current corresponding to an input of digital data; a data line connected to a pixel circuit requiring data writing on a matrix array of a display panel; an adjacent data line located adjacent to the data line; a current mirror(810) feed backing an excessive charging current generating due to parasitic capacitance of the adjacent data line as a charging current for charging parasitic capacitance of the data line; a current output unit(820) connected to the current mirror and comprising a first driving transistor unit for driving the data line, and a second driving transistor unit for driving the adjacent data line; a source follower driving the current output unit according to an output node voltage of the current digital/analog converter; and a first constant current source discharging parasitic capacitance excessively charged in the data line and the adjacent data line.
Abstract:
PURPOSE: A data driving circuit of an organic light emitting display is provided to improve the stability and secure enough bandwidth and high-speed driving of the feedback loop through main zenith compensation or zero point insertion. CONSTITUTION: A first feedback driver(530) controls the pixel current fed back through a feedback line from a pixel circuit to identical to data current. A second feedback driver(520) keeps the voltage of the feedback line constant and transmits the pixel current to the first feedback driver. A loop compensator(540) secures the stable operation of the feedback loop through main zenith compensation or zero point insertion.
Abstract:
본 발명은 디스플레이 구동장치에 관한 것이다. 본 발명에 따른 디스플레이 구동장치는 입력 디지털 데이터에 해당하는 데이터 전류를 생성하는 전류 DAC, 디스플레이 패널의 매트릭스 배열 상에서 데이터 기입이 필요한 화소회로와 접속된 데이터 라인 및 데이터 라인과 인접한 인접 데이터 라인, 인접 데이터 라인의 기생정전용량에 의해 발생되는 과도충전전류를 데이터 라인의 기생정전용량을 충전하기 위한 충전전류로 귀환시키는 전류 미러, 전류 미러와 접속되고, 데이터 라인을 구동하기 위한 제1 구동 MOS 트랜지스터부 및 인접 데이터 라인을 구동하기 위한 제2 구동 MOS 트랜지스터부를 포함하는 전류 출력부, 전류 DAC의 출력노드의 전압에 따라서 전류 출력부를 구동하는 소오스 팔로워 및 데이터 라인과 인접 데이터 라인에 과충전된 기생정전용량을 방전시키는 제1 정전류원을 포함한다. 본 발명에 따르면, 전력소모, 칩 면적 및 구동 딜레이가 최소화 되고, 구동 전류의 언더-댐핑(Under-damping) 현상이 제거될 수 있다. AMOLED 평판 디스플레이, 기생정전용량, 루프이득(Loop gain), OTA(Operation Transconductance Amplifier), 언더-댐핑(Under-damping)
Abstract:
화소회로는캐소드가제2 전원에연결되는유기발광다이오드, 스캔신호가인가되는게이트전극, 데이터전압이인가되는제1 전극및 제1 노드에연결되는제2 전극을구비하는스캔스위치, 제1 노드에연결되는게이트전극, 제2 노드에연결되는제1 전극및 유기발광다이오드의애노드에대응하는제3 노드에연결되는제2 전극을포함하는구동트랜지스터, 제1 센싱제어신호가인가되는게이트전극, 제1 노드에연결되는제1 전극및 제2 노드에연결되는제2 전극을구비하는제1 센싱스위치, 제2 센싱제어신호가인가되는게이트전극, 제3 노드에연결되는제1 전극및 제2 전원에연결되는제2 전극을구비하는제2 센싱스위치, 발광제어신호가인가되는게이트전극, 제1 전원에연결되는제1 전극및 제2 노드에연결되는제2 전극을구비하는발광제어스위치, 및제1 노드및 제3 노드사이에연결되는저장커패시터를포함한다. 화소회로는영상표시모드및 센싱모드로구동된다.
Abstract:
본 발명은 유기발광표시장치의 데이터 구동회로에 관한 것이다. 보다 구체적으로는 액티브 매트릭스 유기발광소자를 포함한 화소회로를 전류구동방식으로 구동하는 데이터 구동회로에 관한 것이다. 본 발명에 따른 유기발광장치의 데이터 구동회로는 전류 DAC, 제1 피드백 구동부, 제2 피드백 구동부 및 루프 보상부를 포함한다. 본 발명에 따른 유기발광표시장치의 데이터 구동회로는 주극점 보상을 통해 피드백 루프의 안정도를 확보하고, 영점삽입을 통해 디스플레이 패널이 대형화됨에 따라 증가하는 기생성분으로 인한 극점을 상쇄하여 피드백 루프의 충분한 대역폭 및 고속의 구동속도를 확보할 수 있다. 유기발광표시장치, 피드백 구동회로, 기생 커패시턴스, 주극점 보상, 영점삽입
Abstract:
PURPOSE: A voltage summation buffer, a digital-to-analog converter and a source driver of a display device including the same are provided to reduce the number of voltage lines for supplying voltage lines. CONSTITUTION: A digital-to-analog converter(1000) includes a first decoder(130), a second decoder(160) and a computation summation buffer. The first decoder receives upper bits or upper reference voltages of a digital signal and outputs upper voltage corresponding to the upper bits. The second decoder receives lower bits or lower reference voltages of a digital signal and outputs lower differential voltage corresponding to the lower bits. The computation summation buffer generates output voltage corresponding to the digital signal based on the upper voltage or the lower differential voltage.