플래시 메모리의 소모 전력 감소 방법 및 그 장치
    1.
    发明申请
    플래시 메모리의 소모 전력 감소 방법 및 그 장치 审中-公开
    降低闪存存储器功耗的方法及其设备

    公开(公告)号:WO2014073747A1

    公开(公告)日:2014-05-15

    申请号:PCT/KR2013/000427

    申请日:2013-01-18

    Inventor: 김탁곤 박대진

    CPC classification number: G11C16/06 G11C7/1006 G11C16/10

    Abstract: 플래시 메모리의 소모 전력 감소 방법 및 그 장치가 개시된다. 본 발명의 일 실시예에 따른 플래시 메모리의 소모 전력 감소 방법은 외부로부터 바이너리 데이터를 수신하는 단계; 플래시 메모리의 제1 방향으로 미리 설정된 제1 세그먼트 단위 각각에서 상기 바이너리 데이터의 제1 값 개수가 제2 값 개수 이하가 되도록 비트 변환을 수행하는 단계; 상기 플래시 메모리의 제2 방향으로 미리 설정된 제2 세그먼트 단위 각각에서 상기 바이너리 데이터의 상기 제1 값 개수가 상기 제1 값 개수 이하가 되도록 비트 변환을 수행하는 단계; 상기 제1 방향으로 비트 변환된 상기 바이너리 데이터의 상기 제2 값에 대한 전체 개수와 상기 제2 방향으로 비트 변환된 상기 바이너리 데이터의 상기 제2 값에 대한 전체 개수를 비교하는 단계; 및 상기 전체 개수가 많은 방향으로 상기 바이너리 데이터에 대해 비트 변환된 변환 바이너리 데이터를 상기 플래시 메모리에 저장하는 단계를 포함하고, 상기 플래시 메모리에 저장된 상기 변환 바이너리 데이터를 상기 전체 개수가 많은 방향의 세그먼트 단위로 비트 변환하여 읽는 단계를 더 포함함으로써, 플래시 메모리를 읽을 때의 소모 전력을 감소시킬 수 있다.

    Abstract translation: 公开了一种降低闪存及其装置的功耗的方法。 根据本发明的一个实施例,用于降低闪速存储器的功耗的方法包括以下步骤:从外部接收二进制数据; 执行位转换,使得闪速存储器的第一方向上的每个预定第一段单元中的二进制数据的第一值的数量小于或等于第二值的数量; 执行位转换,使得闪速存储器的第二方向上的每个预定的第二段单元中的二进制数据的第一值的数量小于或等于第一值的数量; 将在第一方向上被位转换的二进制数据的第二值的总数与在第二方向上被位转换的二进制数据的第二值的总数进行比较; 并将相对于二进制数据进行了位转换的转换的二进制数据存储到具有较大总数的方向的闪速存储器中,并且该方法可以减少在闪存读取期间的功耗,该步骤还包括: 将存储在闪速存储器中的转换的二进制数据进行位转换为具有较大总数的方向的段单元并读取位转换的二进制数据。

    계층적 이산 사건 시스템 명세 모델의 이벤트 기반 시뮬레이션 방법, 시스템 및 이를 위한 기록 매체
    3.
    发明授权
    계층적 이산 사건 시스템 명세 모델의 이벤트 기반 시뮬레이션 방법, 시스템 및 이를 위한 기록 매체 有权
    模拟方法,基于事件导向的分层DEVS模型系统,记录介质相同

    公开(公告)号:KR101242325B1

    公开(公告)日:2013-03-11

    申请号:KR1020110023621

    申请日:2011-03-17

    Inventor: 김탁곤 권세중

    Abstract: 계층적 이산 사건 시스템 명세 모델의 이벤트 기반 시뮬레이션 방법, 시스템 및 이를 위한 기록 매체를 공개한다. 본 발명은 복수개의 원자 모델과 하나 또는 그 이상의 결합 모델을 구비하는 계층적 DEVS 모델의 이벤트 기반 시뮬레이션 방법에 있어서, 상기 계층적 DEVS 모델의 계층적 구조가 무시될 수 있도록, 상기 복수개의 원자 모델간의 커플링 릴레이션을 재구축하여 상기 계층적 DEVS 모델이 평활화되는 단계, 저장된 복수개의 이벤트 중 시간적으로 가장 우선순위의 이벤트가 실행되도록, 상기 평활화된 계층적 DEVS 모델에서 상기 이벤트에 의해 지정된 원자 모델로부터 하나 또는 그 이상의 함수가 호출되는 단계, 및 상기 호출된 하나 또는 그 이상의 함수가 실행되어, 상기 우선순위의 이벤트가 수행되고, 이벤트 수행의 결과로서 생성되는 새로운 이벤트가 저장되는 단계를 구비하는 것을 특징으로 한다. 따라서, 사용자가 계층적 DEVS 모델을 수정하지 않고, 이벤트 지향 시뮬레이션을 수행할 수 있도록 하여, 사용자의 편의를 도모할 수 있다. 또한 기존의 계층적인 스케줄링 방식에 비해 메시지 패싱 및 실행 시간 관리로 인해 발생하는 오버헤드를 줄여 시뮬레이션 성능을 향상할 수 있다.

    효율적 시뮬레이션 정보 수집을 위한 실험 틀 및 이를 이용한 시뮬레이션 방법 및 시스템
    4.
    发明公开
    효율적 시뮬레이션 정보 수집을 위한 실험 틀 및 이를 이용한 시뮬레이션 방법 및 시스템 有权
    实验框架用于有效的模拟数据采集,其仿真方法和系统使用它

    公开(公告)号:KR1020120060993A

    公开(公告)日:2012-06-12

    申请号:KR1020100106430

    申请日:2010-10-29

    Inventor: 최창범 김탁곤

    CPC classification number: G06F11/261 G06F9/455

    Abstract: PURPOSE: An experimental frame for efficiently collecting simulation information, a simulation method using the same, and a system thereof are provided to easily perform simulation by using an experimental frame which is the same as standalone or interconnection simulation software. CONSTITUTION: A process manager(111) generates processes about a simulation model and allocates the processes to cores. A scenario manager(112) varies variable of input data about the simulation model and generates various combination of scenarios. A data collector(120) converts output which is generated from the processes into a form which is easy to analyze in response to the scenarios. An applying unit(130) generates a simulation result as data which is easy to recognize.

    Abstract translation: 目的:提供一种用于有效收集模拟信息的实验框架,使用该仿真信息的仿真方法及其系统,以便通过使用与独立或互连仿真软件相同的实验框架轻松执行仿真。 构成:过程管理器(111)生成关于仿真模型的过程,并将过程分配给核心。 场景管理器(112)改变关于模拟模型的输入数据的变量,并且生成场景的各种组合。 数据收集器(120)将从进程生成的输出转换为响应于场景容易分析的形式。 应用单元(130)生成模拟结果作为容易识别的数据。

    플러그인 기반 계층적 지능형 가상 에이전트 프레임워크
    5.
    发明授权
    플러그인 기반 계층적 지능형 가상 에이전트 프레임워크 有权
    基于插件的分层智能虚拟代理框架

    公开(公告)号:KR101153316B1

    公开(公告)日:2012-06-07

    申请号:KR1020100058487

    申请日:2010-06-21

    Abstract: 본발명은플러그인기반계층적지능형가상에이전트프레임워크에관한것으로서가상세계엔진과플러그인으로연결되고, 입력이벤트를받아들이는인식블록, 인식블록의인식결과에따라지능형가상에이전트의동작을결정하는판단블록, 및판단블록에서결정된동작을수행하는행위블록을포함하는지능형가상에이전트; 판단블록에플러그인으로연결되는인지모듈, 학습모듈, 또는명령모듈; 인지모듈, 학습모듈, 또는명령모듈에플러그인으로연결되는 AI 모듈; 및 AI 모듈에플러그인으로연결되는 AI 알고리즘모듈을포함하는것을특징으로하며, 지능형가상에이전트와플러그인으로연결되는인지모듈, 학습모듈, 또는명령모듈중에서적어도하나이상을선택하거나조합함으로써, 진화적이고개방적인지능형가상에이전트프레임워크를제공할수 있다.

    다자간 통신에서의 액티브 네트워킹 기술을 이용한흐름제어 방법
    6.
    发明授权
    다자간 통신에서의 액티브 네트워킹 기술을 이용한흐름제어 방법 失效
    다자간통신에서의액티브네트워킹기술을이용한흐름제어방

    公开(公告)号:KR100383665B1

    公开(公告)日:2003-05-16

    申请号:KR1020000083261

    申请日:2000-12-27

    Abstract: PURPOSE: A method for controlling flow by using an active network technique in multipoint communication is provided to provide the scalability even though receivers are increased or are in a wide area, and minimize packet loss in even case that congested situation is generated within a network. CONSTITUTION: Data packets arrive at receivers and intermediate nodes(201). It is determined whether the packets are the first arrived packets of multicast communication(202). A soft storage in the node is initialized to start controlling multicast flow included in a program(203). Data packets arrived at the nodes, are saved at a buffer(204). An output port enabling transmission is searched(207). If data packet is in priority to be transmitted to the corresponding output port(208), data packet is duplicated ad transmitted to bottom nodes in case that the number of allowable credit to the corresponding bottom node is larger than 0(209). If the current node is the final receiver(205), packets are transmitted to an application layer and counter is increased by 1(206). If the counted value becomes a reference counter of flow control and a double number of credit update unit(211), the current node decides the amount of packets receivable from the top node based on the size of virtual buffer to each bottom node and generates credit packets including related information to the top node(213). It is determined whether data packets were transmitted to all corresponding output ports or the application layer(214).

    Abstract translation: 目的:提供一种在多点通信中通过使用主动网络技术来控制流的方法,以提供即使接收器增加或处于广域中也具有可扩展性,并且即使网络中产生拥塞情况也能使包丢失最小化。 构成:数据包到达接收机和中间节点(201)。 确定分组是否是多播通信的第一个到达的分组(202)。 初始化节点中的软存储器以开始控制包含在程序中的组播流(203)。 到达节点的数据包被保存在缓冲区(204)。 搜索(207)输出端口使能传输。 如果数据分组优先被发送到相应的输出端口(208),则在对应的底部节点的允许信用数量大于0的情况下,数据分组被复制和传输到底部节点(209)。 如果当前节点是最终接收器(205),则将分组发送到应用层并且将计数器增加1(206)。 如果计数值变为流量控制的参考计数器和双倍信用更新单元(211),则当前节点基于到每个底部节点的虚拟缓冲区的大小来确定从顶端节点可接收的分组量,并生成信用 将包括相关信息的分组发送给顶层节点(213)。 确定数据分组是否被发送到所有对应的输出端口或应用层(214)。

    HLA/RTI 기반 혼합회로 시뮬레이션 시스템 및 방법
    7.
    发明授权
    HLA/RTI 기반 혼합회로 시뮬레이션 시스템 및 방법 有权
    用于混合基于HLA / RTI的电路仿真的系统和方法

    公开(公告)号:KR101621841B1

    公开(公告)日:2016-05-17

    申请号:KR1020140183506

    申请日:2014-12-18

    CPC classification number: G06F9/455 G06F17/5045

    Abstract: 본발명은회로시뮬레이션시스템및 방법에관한것으로, 보다상세하게는새로이설계된회로의시뮬레이션과정에서기존에존재하는회로모델(IP)을재사용할수 있으며, 기존의회로모델과새로이설계된회로모델을연동한통합시뮬레이션을제공하는시스템및 방법에관한것이다. 이러한목적을달성하기위하여본 발명의일 실시예에따른 HLA/RTI 기반혼합회로시뮬레이션시스템은어댑터모듈및 소프트웨어시뮬레이터인터페이스모듈을포함한다.

    Abstract translation: 本发明涉及一种用于模拟电路的系统和方法。 更具体地说,本发明涉及一种在模拟新设计电路的过程中可以重用现有电路模型(IP)的系统和方法,并且可以提供连接现有电路模块和新设计电路模型的集成仿真 。 为此,根据本发明,用于模拟基于HLA / RTI的混合电路的系统包括:适配器模块和软件模拟器接口模块。

    이벤트 기반의 신호 처리 장치 및 방법
    8.
    发明公开
    이벤트 기반의 신호 처리 장치 및 방법 有权
    事件驱动信号处理器及其方法

    公开(公告)号:KR1020150088011A

    公开(公告)日:2015-07-31

    申请号:KR1020140008306

    申请日:2014-01-23

    Inventor: 김탁곤 박대진

    CPC classification number: G06F9/542

    Abstract: 본발명은아날로그신호를감지하고처리하는신호처리장치및 방법에관한것으로, 보다상세하게는이벤트기반의아날로그신호처리장치및 방법에관한기술이다. 이를위해, 본발명의일 실시예에따른이벤트기반의신호처리장치는메모리, 이벤트추출부, 이벤트판정부를포함한다. 상기메모리는미리정의된일련의기준이벤트시퀀스(reference event sequence)를저장한다. 상기이벤트추출부는외부로부터감지된신호의시간에따른레벨의변화로부터이벤트시퀀스를추출한다. 상기이벤트판정부는상기추출된이벤트시퀀스를상기미리정의된일련의기준이벤트시퀀스와비교하고, 상기추출된이벤트시퀀스와상기미리정의된일련의기준이벤트시퀀스간에미리결정된상응하는관계가있는지여부를판정한다.

    Abstract translation: 本发明涉及一种用于处理信号的装置和方法,用于检测和处理模拟信号,更具体地说,涉及一种基于事件处理模拟信号的装置和方法。 为此,根据本发明实施例的用于处理基于事件的信号的装置包括存储器,事件提取单元和事件确定单元。 存储器存储一系列预定义的参考事件序列。 事件提取单元根据从外部检测到的信号的电平随时间的变化提取事件序列。 事件确定单元将提取的事件序列与一系列预定义的参考事件序列进行比较,并确定提取的事件序列与一系列预定义的参考事件序列之间是否存在预设的对应关系。

    플래시 메모리의 소모 전력 감소 방법 및 그 장치
    9.
    发明授权
    플래시 메모리의 소모 전력 감소 방법 및 그 장치 有权
    降低闪存存储器功耗的方法及其设备

    公开(公告)号:KR101379883B1

    公开(公告)日:2014-04-01

    申请号:KR1020120124865

    申请日:2012-11-06

    Inventor: 김탁곤 박대진

    CPC classification number: G11C16/06 G11C7/1006 G11C16/10

    Abstract: Disclosed are a method for reducing power consumption of a flash memory and an apparatus thereof. The method for reducing power consumption of a flash memory, according to an embodiment of the present invention, comprises the steps of receiving binary data from the outside; performing a bit conversion so that the number of first values of the binary data in each predetermined first segment unit in a first direction of the flash memory is less than or equal to the number of second values; performing the bit conversion so that the number of first values of the binary data in each predetermined second segment unit in a second direction of the flash memory is less than or equal to the number of first values; comparing the total number of second values of the binary data bit-converted in the first direction with the total number of second values of the binary data bit-converted in the second direction; and storing the converted binary data bit-converted with respect to the binary data, into the flash memory, in the direction having a larger total number. The method can reduce power consumption during reading of the flash memory by further comprising a step of bit-converting the converted binary data stored in the flash memory into segment units of the direction having the larger total number and reading the bit-converted binary data. [Reference numerals] (AA) Start; (BB) End; (S910) Receive binary data; (S920) Divide the binary data into a first segment unit in a first direction of a flash memory; (S930) Perform bit conversion so that the number of bit value '0' of the binary data in each first segment unit is less than or equal to the number of bit value '1'; (S940) Divide the binary data into a second segment unit in a second direction of the flash memory; (S950) Perform bit conversion so that the number of bit value '0' of the binary data in each second segment unit is less than or equal to the number of bit value '1'; (S960) Compare the total number of '1' of the binary data bit-converted in the first direction with the total number of '1' of the binary data bit-converted in the second direction; (S970) Store the bit-converted binary data in the flash memory in a direction having a larger total number of '1'; (S980) Store flag bits for each segment

    Abstract translation: 公开了一种降低闪存的功耗的方法及其装置。 根据本发明的实施例的用于降低闪存的功耗的方法包括从外部接收二进制数据的步骤; 执行位转换,使得闪速存储器的第一方向上的每个预定第一段单元中的二进制数据的第一值的数量小于或等于第二值的数量; 执行位转换,使得闪速存储器的第二方向上的每个预定的第二段单元中的二进制数据的第一值的数量小于或等于第一值的数量; 将在第一方向上被位转换的二进制数据的第二值的总数与在第二方向上被位转换的二进制数据的第二值的总数进行比较; 并且将相对于二进制数据进行了位转换的转换的二进制数据存储到具有较大总数的方向的闪速存储器中。 该方法可以通过进一步包括将存储在闪速存储器中的转换后的二进制数据进行位转换为具有较大总数的方向的分段单元并读取位转换的二进制数据的步骤,从而降低在读取闪速存储器期间的功耗。 (附图标记)(AA)开始; (BB)结束; (S910)接收二进制数据; (S920)将二进制数据沿快闪存储器的第一方向划分成第一段单元; (S930)执行位转换,使得每个第一段单元中的二进制数据的位值“0”的数目小于或等于位值“1”的数量; (S940)在闪存的第二方向上将二进制数据划分成第二段单位; (S950)执行位转换,使得每个第二段单元中的二进制数据的位值“0”的数目小于或等于位值“1”的数量; (S960)将在第一方向上被位转换的二进制数据的总数'1'与在第二方向上被转换的二进制数据的总数“1”进行比较。 (S970)将位转换的二进制数据存储在闪存中,总计数为1的方向; (S980)存储每个段的标志位

    정밀한 수치표고모형의 자동생성을 위한 지능적 보간법
    10.
    发明授权
    정밀한 수치표고모형의 자동생성을 위한 지능적 보간법 失效
    自动生成精确数字高程模型的智能插值

    公开(公告)号:KR100361218B1

    公开(公告)日:2002-11-18

    申请号:KR1020000041649

    申请日:2000-07-20

    Inventor: 김승범 김탁곤

    Abstract: 본 발명은 정밀한 수치표고모형의 자동생성을 위한 보간법(補間法)에 관한 것으로서, 더 상세하게는 인공위성영상, 항공영상, 지상측량 등을 사용하여 3차원 수치표고모형을 자동 제작하는 지능적 보간법에 관한 것으로,
    종래보간법 결과(101)에 의해 정합 지역의 가장자리에 인위적으로 발생한 육지를 COG값이나 ECI값을 일정한 역치값과 비교하여 역치값보다 클 경우 제거하는 제1과정(102)과, 상기 제1과정(102)에서 보간된 영역을 선택하고 선택된 영역의 면적을 기준으로 사용하여 보간된 표고의 제거여부를 결정하는 제3과정(103)과, 상기 제1과정(102)에서 보간되지 않고 남은 영역을 선택하고 선택된 영역의 면적을 기준으로 사용하여 제거된 표고의 복원여부를 결정하는 제2과정(104)을 포함하여 구성됨으로써,
    해안 등 표고가 존재하지 않는 지역, 표고를 가져야 할 지역이지만 가장자리가 폐쇄되지 않은 강 등의 지역에서 정밀한 수치표고모형을 생성할 수 있는 효과가 있는 것이다.

Patent Agency Ranking