公开(公告)号：KR1020110075111A

公开(公告)日：2011-07-06

申请号：KR1020090131458

申请日：2009-12-28

Applicant: 한국과학기술원

Inventor： 이황수 ,  신상섭 ,  김정근 ,  한일송 ,  심영석

IPC: H04J3/16 ,  H04W56/00

CPC classification number: H04J3/16 ,  H04J3/0635 ,  H04L5/14 ,  H04W56/00

Abstract: PURPOSE: A frame timer system and a signal generator for separating the down link and the up link of a TTD(Time Division Duplex) are provided to secure the accuracy of a ratio value between data transmission periods by storing a ratio value between an uplink data transmission period and a downlink data transmission period. CONSTITUTION: A memory unit(311) stores the ratio value of the down-link period inputted from an external signal processing apparatus and the ratio value of an uplink period. A memory controlling unit(312) reads the ratio value of the down link period stored in the memory unit and the ratio value of the up link period. A counting unit(320) counts the ratio value which the memory control unit reads. A TDD(Time Division Duplex) signal generator(313) counts the ratio values of the down link period and the up link period. The TDD signal generator generates a TDD signal.

Abstract translation: 目的：提供用于分离TTD（时分双工）的下行链路和上行链路的帧定时器系统和信号发生器，以通过存储上行链路数据之间的比值来确保数据传输周期之间的比值的精度 传输周期和下行链路数据传输周期。 构成：存储单元（311）存储从外部信号处理装置输入的下行链路周期的比值和上行链路周期的比值。 存储器控制单元（312）读取存储在存储单元中的下行链路周期的比值和上行链路周期的比值。 计数单元（320）对存储器控制单元读取的比值进行计数。 TDD（时分双工）信号发生器（313）对下行链路周期和上行链路周期的比值进行计数。 TDD信号发生器产生TDD信号。

公开(公告)号：KR101007589B1

公开(公告)日：2011-01-14

申请号：KR1020080130732

申请日：2008-12-19

Applicant: 한국과학기술원

Inventor： 이황수 ,  이무홍 ,  금병직 ,  정정한 ,  김은기 ,  신상섭 ,  심영석

IPC: H04N7/00 ,  H04N7/015

Abstract: 본 발명은 소프트웨어 기반의 T-DMB 수신장치의 심볼 디코딩 장치 및 그 동작방법에 관한 것으로서, T-DMB(Terrestrial Digital Multimedia Broadcasting)의 메모리 사용량을 줄이고, 또한 처리 속도를 높이기 위한 소프트웨어 기반의 T-DMB 수신장치의 심볼 디코딩 장치 및 그 동작방법에 관한 것이다. 이를 위하여 본 발명에 따른 T-DMB 수신장치의 심볼 디코딩 장치는 입력된 기저대역(baseband) 신호의 주파수 변화량(Frequency Offset)을 추적하여 제1 데이터 버퍼에 저장하는 주파수 추적부, 기저대역 신호의 주파수 변화량(Frequency Offset)을 보상하여 제1 데이터 버퍼에 저장하는 주파수 보상부, 제1 데이터 버퍼에 저장된 기저대역 신호를 고속 퓨리에 변환(Fast Fourier Transform)하여 주파수축 신호를 검출하고, 주파수축 신호의 OFDM 신호를 복조하여 제2 데이터 버퍼에 저장하는 OFDM 복조부, 제2 데이터 버퍼에 저장된 OFDM 신호로부터 비트열(Bit Sequence)을 획득하는 통합 처리부 및 상기 OFDM 신호의 채널을 디코딩하여 상기 OFDM 신호의 비트열의 에러를 보상하는 채널 디코딩부를 포함하고, 상기 제2 데이터 버퍼의 크기는, 상기 통합처리부의 차등 복조를 위해 상기 제1 데이터 버퍼 크기의 2배수로 구성하여 현재 처리 중인 OFDM 신호와 이전 OFDM 신호가 항상유지되도록 한다.
본 발명에 따르면 T-DMB 수신장치의 메모리 사용량 및 전력소모를 낮추는 효과가 있다. 또한, T-DMB 수신장치의 처리 속도를 높이는 효과가 있다.
T-DMB, OFDM, 데이터 버퍼

公开(公告)号：KR1020100071873A

公开(公告)日：2010-06-29

申请号：KR1020080130732

申请日：2008-12-19

Applicant: 한국과학기술원

Inventor： 이황수 ,  이무홍 ,  금병직 ,  정정한 ,  김은기 ,  신상섭 ,  심영석

IPC: H04N7/00 ,  H04N7/015

CPC classification number: H03M13/6522 ,  H03M13/45 ,  H04H20/72 ,  H04H2201/11 ,  H04N21/4334 ,  H04N21/4382

Abstract: PURPOSE: A symbol decoding apparatus of a T-DMB receiving device and an operation method thereof are provided to low the memory use amount and power consumption. CONSTITUTION: An OFDM demodulator(253) demodulates an OFDM signal of the frequency axis signal. The OFDM demodulator stores the demodulated OFDM signal in the second data buffer. An integrated process unit(254) obtains a bit sequence from the OFDM signal saved in the second data buffer. A channel decoding unit decodes the channel of the OFDM signal. The channel decoding recompenses the error of the bit sequence of the OFDM signal.

Abstract translation: 目的：提供T-DMB接收装置的符号解码装置及其操作方法，以降低存储器使用量和功耗。 构成：OFDM解调器（253）解调频率轴信号的OFDM信号。 OFDM解调器将解调的OFDM信号存储在第二数据缓冲器中。 集成处理单元（254）从保存在第二数据缓冲器中的OFDM信号中获得比特序列。 信道解码单元对OFDM信号的信道进行解码。 信道解码重新补偿OFDM信号的比特序列的错误。

公开(公告)号：KR101085473B1

公开(公告)日：2011-11-21

申请号：KR1020090131458

申请日：2009-12-28

Applicant: 한국과학기술원

Inventor： 이황수 ,  신상섭 ,  김정근 ,  한일송 ,  심영석

IPC: H04J3/16 ,  H04W56/00

Abstract: 본 발명은 무선 통신 시스템에 관한 것으로서 보다 상세하게는 TDD(time division duplex) 방식의 무선 통신 시스템에서 데이터를 처리하기 위하여, 다운링크와 업링크 구간의 비율을 제어하는 기술에 관한 것이다.
본 발명에 따른 TDD 다운링크 및 업링크 구분신호 생성장치는 외부 신호처리장치(digital signal processor)로부터 입력된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 저장하는 메모리부, 메모리부에 저장된 다운링크 구간의 비율값 및 업링크 구간의 비율값을 읽는 메모리제어부, 메모리제어부가 읽은 비율값을 카운트(count)하는 카운트부 및 카운트부가 다운링크 구간의 비율값 및 업링크 구간의 비율값을 카운트하는 동안 TDD 다운링크 및 업링크 구분신호를 생성하는 TDD 다운링크 및 업링크 구분신호 발생부를 포함한다.
본 발명에 의하면, 제어 가능한 업링크 데이터 전송 구간과 다운링크 데이터 전송 구간 비율의 정확성을 보장할 수 있다.
또한, 본 발명에 의하면, 신호처리장치의 안정적인 동작을 위해 신호처리장치의 부하율을 줄일 수 있다.
신호처리장치, 프레임 타이머(frame timer), TDD 신호, 업링크, 다운링크