Abstract:
커패시턴스를 조절하는 공명 터널링 다이오드, 이의 제조 방법, 및 이를 포함하는 시스템이 개시된다. 일 실시 예에 따른 공명 터널링 다이오드는 상기 공명 터널링 다이오드의 전자를 생성하고, 상기 생성된 전자를 전송하는 채널 영역의 공핍 영역을 위한 버퍼층과, 상기 버퍼층 위에 위치하고, 상기 공명 터널링 다이오드의 커패시턴스를 조절하기 위한 커패시턴스 가변 전극을 포함할 수 있다.
Abstract:
An image processor and a data processing method thereof are disclosed. Junction capacitance of a photo sensing element included in the image sensor can vary depending on a voltage of both ends of photo sensing element. The image processor according to an embodiment of the present invention can compensate for source data output by an image sensor by a capacity correction constant calculated by reflecting a change in the junction capacitance when a gate voltage of a transfer transistor connected to the photo sensing element varies.
Abstract:
본 발명의 실시예에 따른 무선 송신기는, 입력되는 입력 데이터에 대응되는 데이터 전압을 생성하는 온-오프 제어부; 상기 데이터 전압에 따른 부성 미분 저항 소자(negative differential conductance element)에 의해 온-오프(on-off)되고, 발진 주파수를 생성하는 발진부; 및 상기 발진 주파수를 출력하는 출력부를 구비한다.
Abstract:
CMOS 이미지 센서 및 그것의 동작방법이 개시된다. 본 발명의 일실시예 따른 CMOS 이미지 센서의 동작 방법은 광 감지소자가 빛을 흡수하여 축적한 전하를 전달하는 전달 트랜지스터의 게이트 전압을 조절하는 방법에 관한 것이다. 본 발명의 일실시예에 따라 광 감지소자가 빛을 흡수하여 전하를 축적하는 동안 전달 트랜지스터의 게이트 전압은 제1 및 제2 전압이 될 수 있으며, 광 감지소자가 빛의 흡수를 종료하고 축적된 전하를 전달하는 동안 전달 트랜지스터의 게이트 전압은 제3 전압이 될 수 있다. 제3 전압이 게이트에 인가된 전달 트랜지스터는 광 감지소자가 불완전 공핍도록 하여 광 감지소자가 전달 트랜지스터의 문턱 전압에 따라 광 전자를 보유할 수 있다. 전달 트랜지스터의 게이트에 제1 및 제3 전압을 인가함에 따라 전달 트랜지스터를 통해서 전달되는 광 전자의 양에 대한 전달 트랜지스터의 문턱 전압의 영향은 서로 상쇄될 수 있다.
Abstract:
A CMOS image sensor and an operating method thereof are disclosed. The CMOS image sensor operating method according to the present invention is related to a method for adjusting a gate voltage of a transfer transistor which transfers accumulated charge by absorbing light using a light detecting device. According to an embodiment of the present invention, while the light detecting device is accumulating charge by absorbing light, the gate voltage of the transfer transistor can be a first voltage and a second voltage, and while the light detecting device finishes absorbing light and transfers the accumulated charge, the gate voltage of the transfer transistor can be a third voltage. When the third voltage is applied to the gate of the transfer transistor, the transfer transistor makes the light detecting device depleted incompletely, the light detecting device can hold photoelectrons according to the threshold voltage of the transfer transistor. As the first voltage and the third voltage are applied to the gate of the transfer transistor, the influence of the threshold voltage of the transfer transistor on the amount of photoelectrons can be canceled out. [Reference numerals] (AA) Voltage; (BB,CC) Time; (DD) T_INT1 section; (EE) T_INT2 section; (FF) T_RD section
Abstract:
CML(Current Mode Logic) 듀얼 에지 트리거 샘플링 회로는 출력 신호의 변화에 관계없이 일정한 전류를 흘리는 전류원부(current source unit), 상기 전류원부에 직렬로 연결되고 입력 신호에 따라 상기 전류원부에 의하여 흐르는 전류를 제어하는 트랜지스터부 및 상기 전류원부와 상기 트랜지스터부 사이에서 상기 출력 신호를 생성하는 출력 노드를 포함하는 입출력부 및 제1 클록 신호와 제2 클록 신호(상기 제2 클록 신호는 상기 제1 클록 신호의 반전 신호에 상응함)를 입력받아 상기 제1 및 제2 클록 신호들 각각의 제1 에지에서 상기 출력 신호에 대하여 샘플링 연산을 수행하는 RTD(Resonant Tunneling Diode) 네트워크부를 포함한다.
Abstract:
CML(Current Mode Logic) 듀얼 에지 트리거 샘플링 회로는 제1 전류원부, 입력 신호를 수신하여 상기 제1 전류원부로부터 출력되는 전류의 개폐를 제어하는 트랜지스터부, 출력 신호를 생성하는 출력 노드 및 상기 출력 신호의 변화에 관계없이 상기 출력 노드의 전류를 일정하게 흘리는 제2 전류원부를 포함하고, 상기 출력 노드는 상기 트랜지스터부와 상기 제2 전류원부 사이에 위치하는 입출력부 및 제1 클록 신호와 제2 클록 신호(상기 제2 클록 신호는 상기 제1 클록 신호의 반전 신호에 상응함)를 입력받아 상기 제1 및 제2 클록 신호들 각각의 제1 에지에서 출력 신호에 대하여 샘플링 연산을 수행하는 RTD(Resonant Tunneling Diode) 네트워크부를 포함한다.
Abstract:
CML(Current Mode Logic) 듀얼 에지 트리거 샘플링 회로는 전류원, 입력 신호를 수신하여 상기 전류원으로부터 출력되는 전류의 개폐를 제어하여 출력 신호의 변화에 관계없이 일정한 전류를 흘리는 제1 트랜지스터부, 상기 출력 신호를 생성하는 출력 노드, 상기 입력 신호를 수신하여 상기 출력 노드의 전류의 개폐를 제어하는 제2 트랜지스터부를 포함하고, 상기 출력 노드는 상기 제1 트랜지스터부와 상기 제2 트랜지스터부 사이에 위치하는 입출력부 및 상기 제1 트랜지스터부와 상기 제2 트랜지스터부 사이에서 상기 출력 신호를 생성하는 출력 노드를 포함하는 입출력부 및 제1 클록 신호와 제2 클록 신호(상기 제2 클록 신호는 상기 제1 클록 신호의 반전 신호에 상응함)를 입력받아 상기 제1 및 제2 클록 신호들 각각의 제1 에지에서 상기 출력 신호에 대하여 샘플링 연산을 수행하는 RTD(Resonant Tunneling Diode) 네트워크부를 포함한다.
Abstract:
A GaN-HEMT(High Electron Mobility Transistor) structure with an inner field-plate structure for high power applications is provided to reduce a gate leakage current and to implement a high breakdown voltage by interposing an inner electric field electrode between a gate electrode and a drain electrode. An aluminum gallium nitride(GaAlN) barrier layer(20) is formed on a gallium nitride(GaN) buffer layer(10). A source electrode(30) is located on the barrier layer. A drain electrode(40) is separated from the source electrode to be located on the barrier layer. A gate electrode(50) is separated from the source electrode and the drain electrode to be located on an upper surface of the barrier layer. A dielectric(60) is deposited on the upper surface of the barrier layer. An electric field electrode(70) is formed on the dielectric of an upper portion of the gate electrode. An inner electric field electrode(80) is formed in the dielectric to be separated from the gate electrode and the drain electrode. The inner electric field electrode is not overlapped with the electric field electrode.