公开(公告)号：KR100830898B1

公开(公告)日：2008-05-22

申请号：KR1020060089617

申请日：2006-09-15

Applicant: 한국과학기술원

Inventor： 조성환 ,  하소명

IPC: H03L7/099 ,  H03L7/08

Abstract: 본 발명은 위상 고정루프에서 루프 필터의 저항을 스위치드 커패시터 네트워크(switched-capacitor-network)로 대체한 경우에 있어서, 스위치드 커패시터 네트워크의 클럭을 전압 제어 발진기의 출력을 분주한 신호로 사용함으로써, 위상 고정 루프의 주파수에 반비례하도록 저항값을 바꾸어 주고, 특별한 구조 변화 없이 스위치드 커패시터 네트워크의 입력으로 들어가는 쪽의 분주 비율을 바꾸어 줌으로서 등가저항 값을 조정하는 구조를 제안한다.

公开(公告)号：KR1020080024892A

公开(公告)日：2008-03-19

申请号：KR1020060089617

申请日：2006-09-15

Applicant: 한국과학기술원

Inventor： 조성환 ,  하소명

IPC: H03L7/099 ,  H03L7/08

CPC classification number: H03L7/093 ,  H03K23/667 ,  H03L7/0893 ,  H03L7/193

Abstract: A phase locked loop using a switched-capacitor-network operated by an output clock of a voltage controlled oscillator and a control method thereof are provided to decrease a size of the PLL(Phase Locked Loop) by generating a large resistance using a small-sized capacitor. A phase/frequency detector(210) compares phases of a reference signal and a feedback signal with each other and generates an up or down signal according to whether the reference signal leads the feedback signal or not. A first charge pump(220) outputs a first pumping signal according to the up or down signal. A second charge pump(230) outputs a second pumping signal according to the up or down signal. A delay unit(240) delays the second pumping signal according to a divided clock and outputs a delay signal. A loop filter(250) integrates over the first pumping signal and the delay signal and outputs a control voltage. A VCO(Voltage Controlled Oscillator)(260) outputs an output clock according to the control voltage. A first divider circuit(270) divides the output clock and generates a divided clock. A second divider circuit(280) divides the output clock and generates the feedback signal.

Abstract translation: 提供使用由压控振荡器的输出时钟操作的开关电容器网络及其控制方法的锁相环，以通过使用小尺寸的电源产生大电阻来减小PLL（锁相环）的尺寸 电容。 相位/频率检测器（210）将参考信号和反馈信号的相位彼此进行比较，并根据参考信号是否引导反馈信号产生上变频或下降信号。 第一电荷泵（220）根据上或下信号输出第一泵浦信号。 第二电荷泵（230）根据上升或下降信号输出第二泵浦信号。 延迟单元（240）根据划分的时钟延迟第二泵浦信号并输出​​延迟信号。 环路滤波器（250）集成在第一个泵浦信号和延迟信号上，并输出一个控制电压。 VCO（压控振荡器）（260）根据控制电压输出输出时钟。 第一分频电路（270）分频输出时钟并产生分频时钟。 第二分频器电路（280）对输出时钟进行分频并产生反馈信号。