-
-
公开(公告)号：KR1019950003992A
公开(公告)日：1995-02-17
申请号：KR1019930013732
申请日：1993-07-20
Applicant: 한국방송공사
IPC: G06F13/00
Abstract: 본 발명은 음장 파라미터의 값에 따라 잔향음, 초기반사음 그리고 고유공진을 만들어 이들을 결합하여 음장을 합성해 내는 실내음향 처리장치에 관한 것으로, 특히 사용자가 잔향음 발생패턴에 관련된 8개 음장파라미터에 따라 사용자가 원하는 반사음, 잔향음 및 고유공진을 실시간으로 만들어 원음의 음질을 목적하는 음질로 만들어 최고의 음질을 만들 수 있고, 또 퍼스널 컴퓨터의 시스템버스에 아날로그디지탈 변환보드부, 신호처리부, 램디스크, 디지탈 아날로그 변환보드부, 그리고 사용자 인터페이스부등을 연결시켜 디지탈로 처리하므로서 그 회로구성이 용이하고 잔향음의 발생이 소프트웨어에 의해 수정 가능하여 원하는 음향효과를 용이하게 얻을 수 있음에 따라 수음환경이 매우 다양한 방송, 공간의 음향특성을 목적하는 음향특성으로 만 들기 원하는 모든 분야에 이용가능한 것이다.
-
公开(公告)号：KR100270165B1
公开(公告)日：2000-10-16
申请号：KR1019980010183
申请日：1998-03-24
Applicant: 한국방송공사
IPC: H03H19/00
Abstract: PURPOSE: A parallel FIR filter is provided to implement a high-speed sampling frequency by increasing a signal processing efficiency with parallelism of data calculation process. CONSTITUTION: A parallel FIR filter(3) includes a finite impulse response(FIR) filter group(31) in which the 1 - k FIR filters(31l-31k) are connected in parallel. A counter memory(32) inputs coefficient values for the 1 - k FIR filters(31l-31k). A controller(33) produces a signal for controlling the counter memory(32) and the FIR filter group(31). A multiplexer output unit(34) sequentially outputs the outputs of the 1 - k FIR filters(31l-31k) within the FIR filter group(31) so that they can be operated in a single system.
Abstract translation: 目的：提供并行FIR滤波器，通过数据计算过程的并行性提高信号处理效率来实现高速采样频率。 构成：并行FIR滤波器（3）包括其中1-k FIR滤波器（31l-31k）并联连接的有限脉冲响应（FIR）滤波器组（31）。 计数器存储器（32）输入1-k个FIR滤波器（31l-31k）的系数值。 控制器（33）产生用于控制计数器存储器（32）和FIR滤波器组（31）的信号。 多路复用器输出单元（34）顺序地输出FIR滤波器组（31）内的1-k FIR滤波器（31l-31k）的输出，使得它们可以在单个系统中操作。
-
公开(公告)号：KR1019950010940B1
公开(公告)日：1995-09-26
申请号：KR1019930013732
申请日：1993-07-20
Applicant: 한국방송공사
IPC: G06F13/00
Abstract: an analog/digital converter for converting an analog input signal composed of a stereo channel into a predetermined digital signal; a signal processing unit for receiving a digital stereo input signal from the analog/digital converter and a length of sound parameter from a system memory to process a sound signal required for generation of remaining sound and simultaneously for controlling data input/output with an ISA bus through an interface; a microcomputer for controlling data exchange between boards and a user interface unit; a RAM disk for storing a prescribed control program to provide the control program to a personal computer and the microcomputer during application of power; the user interface unit for transmitting a state of the length of sound parameter desired by a user to the microcomputer, thereby to generate a desired remaining sound; the system memory for storing the length of sound parameter desired by the user; and a digital/analog converter for converting the digital sound data processed by each unit into an analog signal.
Abstract translation: 模拟/数字转换器，用于将由立体声通道组成的模拟输入信号转换成预定的数字信号; 信号处理单元，用于从模拟/数字转换器接收数字立体声输入信号和来自系统存储器的声音参数的长度，以处理产生剩余声音所需的声音信号，同时用于使用ISA总线控制数据输入/输出 通过界面; 用于控制板和用户接口单元之间的数据交换的微计算机; 用于存储规定的控制程序以在施加电力期间向个人计算机和微型计算机提供控制程序的RAM盘; 用户接口单元，用于将用户期望的声音参数的长度的状态发送到微计算机，从而产生期望的剩余声音; 用于存储用户期望的声音参数的长度的系统存储器; 以及用于将由每个单元处理的数字声音数据转换为模拟信号的数字/模拟转换器。
-
公开(公告)号：KR1019990075780A
公开(公告)日：1999-10-15
申请号：KR1019980010182
申请日：1998-03-24
Applicant: 한국방송공사
IPC: H04N5/38
Abstract: 본 발명은 디지털 TV 방송 송신기에서의 VSB(Vestigial SideBand) 필터 시스템에 관한 것으로, 특히 VSB 필터 모듈(2)을, 입력 심벌의 디지털 인터폴레이션(digital interpolation)과 VSB 필터처리를 하는 FIR(Finite Impulse Response) 필터부(21)와; 각 FIR필터의 계수(coefficient)의 입력을 위한 계수 메모리(coefficient ROM)(22)와; 프로그램 가능한 논리 소자로 구현하여 FIR 필터(211)-(213)의 계수(coefficient) 입력과 처리를 위한 제어신호의 발생 등을 담당하는 필터 제어부(23)와; FIR 필터(211)-(213)의 출력 데이터를 다중화(multiplexing)하는 다중화부(24)로 구성하여, 복소 FIR 필터 처리(complex FIR filter)를 하지 않고 디지털 인터폴레이션에 의해서 기저대역의 스펙트럼이 확장되어 만들어진 기저대역 이미지를 실수 대역통과 필터(real bandpass filter)로 VSB 필터 처리함으로써 시스템 구조를 단순화하고 또한 효율적인 필터 구조의 사용으로 처리 속도와 시스템 성능의 안정화 문제를 해결할 수 있는 것이다.
-
Patent Agency Ranking
公开(公告)号：KR1019970004173B1
公开(公告)日：1997-03-25
申请号：KR1019930013731
申请日：1993-07-20
Applicant: 한국방송공사
IPC: G10K15/00
Abstract: A method for processing a chamber sound is disclosed. First, a stereophonic sample sound is stored at a delaying buffer(S1). And then, an initial reflected sound and a reference signal of the remaining sound are generated by using the delayed sample sound(S2). Thereafter, a loop time(Ta,Tc) is calculated by using the delayed time of a comb filter(55) of each channel and an all-pass network(553) and, at the same time, a band-pass, a high-pass and a low-pass gains are calculated using the remaining sound time, a high-pass and a low-pass remaining rates(S3). And then, each of the remaining sounds of 16 channels is generated(S4). The remaining sounds of 16 channels are calculated to 4 outputs(S5). Finally, the four remaining channels are provided(S6).
Abstract translation: 公开了一种用于处理室内声音的方法。 首先，在延迟缓冲器（S1）处存储立体声采样声音。 然后，通过使用延迟的采样声音（S2）生成剩余声音的初始反射声音和参考信号。 此后，通过使用每个信道的梳状滤波器（55）和全通网络（553）的延迟时间来计算循环时间（Ta，Tc），并且同时，通带，高 - 通过剩余声音时间，高通和低通剩余率计算低通增益（S3）。 然后，生成16个声道的剩余声音（S4）。 16个通道的剩余声音计算为4个输出（S5）。 最后，提供剩下的四个通道（S6）。
-
公开(公告)号：KR1019990086313A
公开(公告)日：1999-12-15
申请号：KR1019980019248
申请日：1998-05-27
Applicant: 한국방송공사
IPC: H04N19/89
Abstract: 본 발명은 지상파 디지털 송신기에서의 길쌈 인터리버(Convolutional Interleaver) 제어회로에 관한 것으로, 특히 RS 부호기로 부터 입력되는 데이타를 잠시기억하고 있다가 RAM 제어기(34)의 제어를 받아 RAM(33)으로 출력시켜 주는 제 1 버퍼(31)와; 상기 RAM(33)에서 출력되는 데이타를 일시 기억하였다가 격자부호기(TCM)로 출력하는 제 2 버퍼(32)와; 상기 제 1 및 제 2 버퍼(31)(32)와 RAM 제어기(34) 사이에 설치되어 데이터를 저장하고 읽어들이는 (B-1)N/2 + 1 = 5305 바이트 이상의 RAM(33)과; 13 비트의 주소 데이터를 B=52개 저장할 수 있는 ROM(35)과; 각부의 데이터의 입출력을 제어하며 ROM(35)의 데이터를 읽은 후 RAM(33)의 주소를 계산하여 RAM을 제어하는 RAM 제어기(34)로 구성하므로써, 사용되는 부품이 적어지기 때문에 시스템을 축소시킬 수 있고 경제적인 부담을 줄일 수 있는 것이다.
-
-
公开(公告)号：KR100296943B1
公开(公告)日：2001-10-26
申请号：KR1019980019248
申请日：1998-05-27
Applicant: 한국방송공사
IPC: H04N19/89
Abstract: PURPOSE: A convolutional interleaver control circuit in a ground wave digital transmitter is provided to construct a convolutional interleaver circuit of a RAM and a RAM control circuit to reduce the number of hardware devices, producing a system having smaller size. CONSTITUTION: A convolutional interleaver control circuit in a ground wave digital transmitter includes the first buffer(31), the second buffer(32), a RAM(33), a ROM(35), and a RAM controller(34). The first buffer temporarily stores data inputted from an RS encoder and outputs the data to the RAM under the control of the RAM controller. The second buffer temporarily stores data output from the RAM and outputs the data to a trellis encoder. The RAM controller reads data of the ROM and calculates addresses of the RAM, to control the RAM.
-
公开(公告)号：KR100262699B1
公开(公告)日：2000-08-01
申请号：KR1019980010182
申请日：1998-03-24
Applicant: 한국방송공사
IPC: H04N5/38
Abstract: PURPOSE: A VSB filter system for a digital television transmitter is provided to process digital data by using real filters rather than complex filters so as to simplify the system structure. CONSTITUTION: The VSB filter system for the digital television transmitter includes a FIR filter(21), a coefficient memory(22), a filter controller(23) and a multiplexer(24). The VSB filter system includes a TCM board(1), a clock generator(3), a digital filter module(2), a D/A converter and a IF modulator. The FIR filter expands a base band spectrum of the digital filter module(2) by performing digital interpolation on input symbols using a structure having plurality of FIR filters coupled in parallel, performs VSB Nyquist filter process and x/sin x compensation on a base band image. The coefficient memory includes memory banks corresponding to the number of filters in each FIR filter(211,213) in the filter(21) for coefficient input, divides the coefficient data to store the result. The filter controller is implemented as a programmable logic device and performs coefficient input to the filters and generates process control signal. The multiplexer is implemented as a programmable logic device, latches the output data from the filters and outputs the output data one by one.
Abstract translation: 目的：提供用于数字电视发射机的VSB滤波器系统，通过使用实际滤波器而不是复杂滤波器来处理数字数据，以简化系统结构。 构成：用于数字电视发射机的VSB滤波器系统包括FIR滤波器（21），系数存储器（22），滤波器控制器（23）和多路复用器（24）。 VSB滤波器系统包括TCM板（1），时钟发生器（3），数字滤波器模块（2），D / A转换器和IF调制器。 FIR滤波器通过使用具有并联耦合的多个FIR滤波器的结构对输入符号进行数字插值来扩展数字滤波器模块（2）的基带频谱，在基带上执行VSB奈奎斯特滤波处理和x / sin x补偿 图片。 系数存储器包括与用于系数输入的滤波器（21）中的每个FIR滤波器（211,213）中的滤波器数量相对应的存储器组，分隔系数数据以存储结果。 滤波器控制器被实现为可编程逻辑器件，并且对滤波器执行系数输入并产生过程控制信号。 多路复用器实现为可编程逻辑器件，锁存滤波器的输出数据并逐个输出输出数据。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.018 seconds)
