公开(公告)号：KR100123395B1

公开(公告)日：1997-11-19

申请号：KR1019940036325

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 강병식

IPC: H04B7/26

Abstract: The present invention relates to a timing frequency unit (TFU) which provides standard timing to a base station of CDMA mobile communications system on receipt of time information and clocks from a global positioning system, and initializes a sector interface card (SIC) and monitors its state. This unit includes a timing generating part with an offset controller producing a given clock; a control part with a processor and its peripheral circuit and adding or subtracting a counter value for clock synchronization of the timing generating part a duplexing control part determining an operating mode of the TFU in response to the operating state of its unit and the operating state of the other side's unit; an input/output part for initialization of the SIC and hardware control; and a selecting part for outputting timing and control information from one unit.

Abstract translation: 本发明涉及一种定时频率单元（TFU），其在从全球定位系统接收到时间信息和时钟时向CDMA移动通信系统的基站提供标准定时​​，并初始化扇区接口卡（SIC）并监视其 州。 该单元包括具有产生给定时钟的偏移控制器的定时产生部分; 控制部分，其具有处理器及其外围电路，并且对定时产生部件的时钟同步的计数器值进行加法或减去，双工控制部件响应于其单元的运行状态来确定TFU的工作模式，以及操作状态 对方单位; 用于初始化SIC和硬件控制的输入/输出部分; 以及用于从一个单元输出定时和控制信息的选择部分。

公开(公告)号：KR100129144B1

公开(公告)日：1998-04-08

申请号：KR1019940036324

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 강병식

IPC: H04L7/033

Abstract: Disclosed is a clock synchronization device for a timing/frequency supplier which supplies a master clock to a CDMA base station. The clock synchronization device comprises a comparator(1), a front counter(2), a phase comparator(3), a loop filter(4), a crystal oscillator(5), a binary counter(6), a rear counter(7), a Phase Locked Loop(PLL) circuit, an offset generation portion(13), an offset adjustment portion(14), and a processor(15). The comparator compares a sine wave to ground and converts into TTL level and inputs to the counter and a control logic. The PLL circuit receives the output of the comparator and generates a clock. The offset generation portion reads an offset between an external IPPS and an internal IPPS and calculates a delta value for offset adjustment. The offset adjustment portion performs summing/subtraction function to synchronize with the clock. The processor controls the delta value. Thus, a synchronized clock is supplied to the external IPPS.

Abstract translation: 公开了一种用于向CDMA基站提供主时钟的定时/频率供应器的时钟同步装置。 时钟同步装置包括比较器（1），前计数器（2），相位比较器（3），环路滤波器（4），晶体振荡器（5），二进制计数器（6），后计数器 7），锁相环（PLL）电路，偏移生成部分（13），偏移调整部分（14）和处理器（15）。 比较器将正弦波与地相比较，并将其转换为TTL电平并输入到计数器和控制逻辑。 PLL电路接收比较器的输出并产生时钟。 偏移生成部分读取外部IPPS和内部IPPS之间的偏移量，并计算偏移调整的增量值。 偏移调整部进行与时钟同步的求和/减法功能。 处理器控制增量值。 因此，向外部IPPS提供同步时钟。

公开(公告)号：KR1019960027548A

公开(公告)日：1996-07-22

申请号：KR1019940036325

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 강병식

IPC: H04B7/26

Abstract: 본 발명은 위성 위치측정 시스템(Global Positioning system; 이하, GPS)로부터 시간 정보 및 클럭을 받아 CDMA 이동통신장치의 기지국에 표준 타이밍을 공급해주고, 섹터 인터페이스 카드에 대한 초기화 및 상태 감시를 수행하는 티에프유(Timing Frequency Unit; 이하 TFU)에 관한 것이다. 본 발명은 옵셋조정부를 포함하며, 소정의 클럭을 발생하는 타이밍발생부; 프로세서 및 그 주변회로로 구성되어, 상기 타이밍 발생부의 클럭의 동기를 위하여, 카운터 값을 더하거나 빼주는 제어부; 팔(PAL)를 이용하여 상태 머신으로 구현하며 자체 유니트의 동작 상태, 경보 및 다른측 유니트의 동작 상태에따라 TFU의 동작 모드를 결정해주는 이중화 제어부; 장치 자체, SIC의 초기화 및 하드웨어 제어를 위한 입출력부; 및 출력되는 타이밍 및 제어 정보를 한 유니트에서만 출력하기 위한 선택부로 구성된다.

公开(公告)号：KR100159201B1

公开(公告)日：1998-12-01

申请号：KR1019950047060

申请日：1995-12-06

Applicant: 한국전자통신연구원

Inventor： 김성락 ,  이헌 ,  강병식 ,  정재욱

IPC: H04L27/34

CPC classification number: H04B1/707 ,  H04L27/362

Abstract: A coherent dual-channel QPSK modulator/demodulator for a CDMA system, and modulating/demodulating methods therefor, are disclosed, in which the crosstalk interferences between an I-channel and a Q-channel are eliminated by an orthogonal spreading method, which assigns different Walsh codes to the I-channel and Q-channel. Pseudo-random modulation and pseudo-random demodulation are carried out by using one PN code so as to minimize the channel parameter estimation errors, thereby improving receiving performance.

公开(公告)号：KR1019970056496A

公开(公告)日：1997-07-31

申请号：KR1019950047060

申请日：1995-12-06

Applicant: 한국전자통신연구원

Inventor： 김성락 ,  이헌 ,  강병식 ,  정재욱

IPC: H04L27/34

Abstract: 본 발명은 CDMA 시스템에서의 동기식 이중 채널 QPSK 변복조장치 및 그 변복조 방법에 관한 것으로서, 그 특징은 2개의 입력단을 통하여 2개의 입력신호를 입력받아 각각을 변조하는 CDMA시스템에서의 동기식 이중 채널 QPSK 변조기에 있어서, 제1입력단을 통하여 제1입력신호를 입력받아 왈쉬 커버링하여 출력하는 제1왈쉬커버 수단과, 제2입력단을 통하여 제2입력신호를 입력받아 왈쉬 커버링하여 출력하는 제2왈쉬커버 수단과, 상기 제1왈쉬커버 수단의 출력신호와 바이어스된 직류 신호를 더하여 출력하는 덧셈수단과, 상기 덧셈수단의 출력신호를 소정의 의사잡음으로 의사변조하여 출력하는 제1의사변조수단과, 상기 제2왈쉬커버 수단의 출력신호를 상기 의사잡음으로 의사변조하여 출력하는 제2의사변조 수단과, 상기 제1의사변조수단의 출력신호를 펄 파로 성형하여 펄스 신호를 출력하는 제1펄스 성형수단과, 상기 제2의사변조수단의 출력신호를 펄스파로 성형하여 펄스 신호를 출력하는 제2펄스 성형 수단과, 상기 제1펄스 성형수단의 출력신호를 소정의 변조신호로 진폭변조하여 출력하는 제1진폭변조 수단과, 상기 제2펄스 성형수단의 출력신호를 소정의 변조신호로 진폭변조하여 출력하는 제2진폭변조 수단 및 상기 제1진폭변조 수단의 출력신호와 상기 제2진폭변조 수단의 출력신호를 합하여 안테나로 출력하는 제2덧셈수단을 포함하는 데에 있으므로, 그 효과는 그동안 시스템 성능을 떨어뜨리는 요인 중 하나로 작용했던 누화간섭을 제거하여 통화 품질을 높였다는 데에 있다.

公开(公告)号：KR1019960027638A

公开(公告)日：1996-07-22

申请号：KR1019940036324

申请日：1994-12-23

Applicant: 한국전자통신연구원

Inventor： 강병식

IPC: H04L7/033

Abstract: 본 발명은 CDMA 기지국에 마스터 틀럭을 공급해주는 타이밍/주파수 공급기에서의 클럭 등기 장치에 관한 것이다.
본 발명은 사인파를 접지와 비교하고 TTL 레벨로 변환하여 카운터 및 제어 로직으로 입력시키는 비교기; 상기 비교기의 출력을 입력받아 고안정도의 소정의 주파수를 갖는 클럭을 발생기키는 PLL 회로;매호 외부1PPS와 내부 1PPS 사이의 클럭 옵셋을 읽어 옵셋 조정을 위한 델타값을 구하는 옵셋 발생부; 상기 후방카운터의 카운트값 및 델타값으로 클럭 등기를 맞추기 위한 가감산 기능을 수행하는 옵셋 조정부; 및 델타값을 제어하는 프로세서로 구성되는 것을 특징으로 하는 전압제어 수정발진기으로 구성되는 것을 특징으로 하여, 외부 1PPS에 등기된 클럭을 공급하는 효과가 있다.