公开(公告)号：KR1019990052563A

公开(公告)日：1999-07-15

申请号：KR1019970072056

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김종문 ,  오현서 ,  김학도

IPC: H04B7/216 ,  H04B7/26

Abstract: 본 발명은 코드분할 다중접속(Code Division Multiple Access ;CDMA) 이동통신용 송신기 시스템의 구조에 관한 것이다.
코드분할 다중접속 방식의 통신 시스템을 개발하기 위한 시험용 시스템은 아직 개발되지 않고 있으며, 통신 시스템을 설계하기 위하여 설계 변수들을 변경하면서 성능을 분석할 수 있는, 구조 변경이 가능한 송신기의 개발이 필요하다.
따라서, 본 발명에서는 송신기의 채널 코딩은 디지털 신호 처리(Digital Signal Process ;DSP) 칩을 이용하여 구현하고 확산 부분은 프로그램 가능 논리 소자(Programmable Logic Device ;PLD)를 이용하여 구현하므로써 통신 시스템 설계시 구조를 변경하면서 성능을 분석할 수 있는 코드분할 다중접속 이동통신용 송신기 시스템의 구조가 제시된다.

公开(公告)号：KR100250472B1

公开(公告)日：2000-04-01

申请号：KR1019970072056

申请日：1997-12-22

Applicant: 한국전자통신연구원

Inventor： 김종문 ,  오현서 ,  김학도

IPC: H04B7/216 ,  H04B7/26

Abstract: PURPOSE: The structure of a transmitter system for CDMA(Code Division Multiple Access) mobile communication is provided to perform a channel coding by using a DSP(Digital Signal Process) chip and to install a spreading part by using a PLD(Programmable Logic Device), so as to analyze the efficiency of the transmitter while changing the structure in a communication system plan process. CONSTITUTION: The first DPRAM(Dual Port RAM)(104) and the second DPRAM(105) respectively store external data like traffic data and external control signals. The first DSP(Digital Signal Process) chip(102) analyzes the external data inputted from the first DPRAM(104) or generates input data. The second DSP chip(103) stores signals necessary for communication in outputs of the second DPRAM(105), and identifies a result of a DPRAM for a deinterleaver. The fourth DPRAM(107) inputs deinterleaver input data(115) outputted from a demodulator through a deinterleaver input data bus, and deinterleaves the inputted data(115), then stores the data(115). A deinterleaver circuit(112) supplies a deinterleaver input address line(113) for deinterleaving the deinterleaver input data(115) and a deinterleaver output address line(114) for outputting the deinterleaved data. A PLD(Programmable Logic Device)(101) inputs outputs of the first DSP chip(102) and the second DSP chip(103), and the channel-coded external data inputted to the third DPRAM(106) and the external control signals passing the fourth DRAM(107), and performs diffusions. The PLD(101) deinterleaves interleaved data inputted from the demodulator, by using the deinterleaver circuit(112) and has a DSP control circuit. A D/A(Digital to Analog) converter(109) converts outputs of the PLD(101) in analog.

Abstract translation: 目的：提供用于CDMA（码分多址）移动通信的发射机系统的结构，以通过使用DSP（数字信号处理）芯片来执行信道编码，并通过使用PLD（可编程逻辑器件）来安装扩展部分， ，以便在通信系统规划过程中改变结构的同时分析发射机的效率。 构成：第一DPRAM（双端口RAM）（104）和第二DPRAM（105）分别存储外部数据，如交通数据和外部控制信号。 第一DSP（数字信号处理）芯片（102）分析从第一DPRAM（104）输入的外部数据或生成输入数据。 第二DSP芯片（103）将通信所需的信号存储在第二DPRAM（105）的输出中，并且识别解交织器的DPRAM的结果。 第四DPRAM（107）通过解交织器输入数据总线输入从解调器输出的解交织器输入数据（115），并对输入的数据进行解交织（115），然后存储数据（115）。 解交织器电路（112）提供去交织器输入地址线（113），用于解交织解交织器输入数据（115）和解交织器输出地址线（114），用于输出解交织数据。 PLD（可编程逻辑器件）（101）输入第一DSP芯片（102）和第二DSP芯片（103）的输出，以及输入到第三DPRAM（106）的通道编码外部数据和外部控制信号通过 第四DRAM（107），并进行扩散。 PLD（101）通过使用解交织器电路（112）对从解调器输入的交错数据进行解交错，并具有DSP控制电路。 D / A（数模转换器）转换器（109）以模拟方式转换PLD（101）的输出。

公开(公告)号：KR1019990047327A

公开(公告)日：1999-07-05

申请号：KR1019970065684

申请日：1997-12-03

Applicant: 한국전자통신연구원

Inventor： 김종문 ,  김학도 ,  오현서

IPC: H04B7/26 ,  H04B1/04

Abstract: 본 발명은 디지털 이동통신 시스템의 송신기에서 유한 임펄스 응답(Finite Impulse Response ;FIR) 필터의 구조 및 필터링 방법에 관한 것이다.
무선 통신 시스템에서 송신기는 신호 변조를 하고 출력으로 나가는 신호를 FIR 필터를 통과시켜서 대역폭을 제한시킨 후에 출력으로 전송한다. 종래의 디지털 이동통신 시스템의 송신기에서는 1비트의 데이터를 입력받아 수 비트의 데이터를 출력하는 다수의 FIR 필터가 사용되거나 수 비트의 데이터를 입력받아 1비트의 데이터를 출력하는 독립된 FIR 필터가 사용되었다. 그러나 이러한 FIR 필터는 수 비트의 입출력을 가지므로 그 구조가 복잡한 단점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 필터의 입력 값이 수 비트가 되는 것을 보정하여 1비트의 입력 값을 갖는 필터를 통하여 데이터를 필터링하고 이후 이득을 곱하므로써 회로 구성을 간단하게 하고 동작 시간을 감소시킬 수 있는 디지털 이동통신 시스템에서 송신기의 FIR 필터의 구조 및 필터링 방법이 제시된다.

公开(公告)号：KR100250494B1

公开(公告)日：2000-04-01

申请号：KR1019970065684

申请日：1997-12-03

Applicant: 한국전자통신연구원

Inventor： 김종문 ,  김학도 ,  오현서

IPC: H04B7/26 ,  H04B1/04

Abstract: PURPOSE: A structure of a finite impulse response filter in a digital mobile communication system and its filtering method are provided to simplify the circuit structure and reduce operation time by correcting the several bits of input value of the filter and filtering data with an one-bit input filter and multiplying its gains. CONSTITUTION: In the finite impulse response filter, a number of one bit inputs inputted through a number of one bit input data channels are added to the one bit input-several bits of output adder(21). The several bits of data outputted from the adder(21) are divided into size data and code data in the size-code divider(22). The code data(S) are filtered in the one bit input-one bit output FIR filter(23). The size data valued (M) outputted from the gainer(24) are multiplied by filter tap coefficient and thereby producing the final output. The output value of the FIR filter(23) and gainer(24) can be realized by logic or all of the results are stored in the way of ROM and realized by address line.

Abstract translation: 目的：提供一种数字移动通信系统中有限脉冲响应滤波器的结构及其滤波方法，通过校正滤波器的输入值的几位和使用1位的滤波数据来简化电路结构并缩短运算时间 输入滤波器并乘以其增益。 构成：在有限脉冲响应滤波器中，通过多个一位输入数据信道输入的一位输入的一位输入被加到输出加法器（21）的一位数位。 从加法器（21）输出的数位数据被分成大小码分割器（22）中的大小数据和代码数据。 在一位输入一位输出FIR滤波器（23）中对码数据（S）进行滤波。 从增益器（24）输出的尺寸数据值（M）与滤波器抽头系数相乘，从而产生最终输出。 FIR滤波器（23）和增益器（24）的输出值可以通过逻辑实现，或者所有结果以ROM的方式存储，并由地址线实现。