-
公开(公告)号：KR1020070061329A
公开(公告)日：2007-06-13
申请号：KR1020060099263
申请日：2006-10-12
Applicant: 한국전자통신연구원
CPC classification number: H04L9/08 , H04L2463/041
Abstract: A high performance encryption apparatus using a multiple encryption engine is provided to supply a security service of a high speed by constituting an encryption algorithm such as a block encryption, a hash, a message authentication code, a public key calculation, and a random number generation with a multiple encryption engine. A PCI-Express host matching unit(100) has a PCI- Express terminal unit and a TLP packet analysis and generation device to perform memory request, completion, and write request processes by analyzing an RX TLP(Transport Layer Port) packet through a host bus from a host. A multiple encryption engine management unit(110) analyzes a command block included in the TLP packet, and determines a processing sequence based on a scheduling algorithm which is set to a work scheduler and a state list for an available resource of an encryption core. A multiple encryption engine unit(120) receives and analyzes the command block at the encryption core, and operates the encryption core by transmitting a session ID and a command to a session memory matching unit. A system control unit(130) processes a system initial function, a public key received from the multiple encryption engine management unit(110), and a command block with reference to the key management. A session memory unit(140) is coupled to the multiple encryption engine unit and stores session data which is requested in encryption algorithm processing operation.
Abstract translation: 提供一种使用多重加密引擎的高性能加密装置，通过构成诸如块加密，哈希，消息认证码，公钥计算和随机数生成等加密算法来提供高速的安全服务 使用多重加密引擎。 PCI-Express主机匹配单元（100）具有PCI-Express终端单元和TLP分组分析和生成设备，以通过主机分析RX TLP（传输层端口）分组来执行存储器请求，完成和写入请求过程 公共汽车从主机。 多重加密引擎管理单元（110）分析包含在TLP分组中的命令块，并且基于设置为工作调度器的调度算法和加密核心的可用资源的状态列表来确定处理序列。 多重加密引擎单元（120）接收并分析加密核心处的命令块，并通过向会话存储器匹配单元发送会话ID和命令来操作加密核心。 系统控制单元（130）处理系统初始功能，从多个加密引擎管理单元（110）接收的公钥，以及参考密钥管理的命令块。 会话存储单元（140）耦合到多个加密引擎单元，并存储在加密算法处理操作中请求的会话数据。
-
公开(公告)号：KR100894330B1
公开(公告)日：2009-04-24
申请号：KR1020070046526
申请日：2007-05-14
Applicant: 한국전자통신연구원
IPC: G06F7/00
Abstract: 본 발명은 AES(Advanced Encryption Standard) 및 ARIA(Academy, Research Institute, Agency) 암호화/복호화 알고리즘을 지원하는 연산 방법 및 장치에 관한 것이다. 이를 위해 본 발명은 입력 키를 이용하여 라운드 키를 생성하는 키스케듈러; 및 입력 데이터 및 상기 라운드 키를 이용하여 암호화/복호화된 데이터를 생성하는 라운드함수연산부를 포함하되, 상기 라운드함수연산부는 AES 및 ARIA 알고리즘을 모두 수행할 수 있는 통합치환계층 및 통합확산계층을 포함하는 것을 특징으로 하는 AES 및 ARIA의 암호화/복호화 기능을 지원하는 통합 연산 장치를 제공한다.
AES, ARIA, 암/복호화, 통합 연산기-
Patent Agency Ranking
公开(公告)号：KR100836737B1
公开(公告)日：2008-06-10
申请号：KR1020060081241
申请日：2006-08-25
Applicant: 한국전자통신연구원
Abstract: 본 발명은 중국인 나머지 정리(CRT)와 캐리 저장 가산 기반의 모듈러 곱셈 장치 및 방법에 관한 것으로, 더욱 상세하게는 데이터 암/복호화 등에 사용되는 RSA(Rivest-Shamir-Adleman) 공개키 암호를 구현하는데 필요한 고속의 모듈러 곱셈 방법과 이를 이용하여 중국인 나머지 정리(Chinese Remainder Theorem, CRT) 기법에 적용 가능한 모듈러 곱셈 장치 및 방법에 관한 것이다. 본 발명에 의한 모듈러 곱셈은 부스 부호화(Booth Encoding)기법을 이용하며 비트 최종 가산기를 사용하여 두 개의 n비트 입력 A, B에 대한 곱셈을 클롤 사이클만에 수행하고, 또한 캐리 저장 가산기를 기반으로 하나의 n 비트 모듈러 곱셈 연산과 두 개의 n/2 비트 모듈러 곱셈 연산을 선택적으로 처리할 수 있어 중국인 나머지 정리를 이용한 RSA 복호화 연산을 효율적으로 처리할 수 있는 효과가 있다.
몽고메리 모듈러 곱셈, 캐리 저장 가산기, 부스 부호화, 중국인 나머지 정리-
公开(公告)号：KR1020080043205A
公开(公告)日：2008-05-16
申请号：KR1020070046526
申请日：2007-05-14
Applicant: 한국전자통신연구원
IPC: G06F7/00
Abstract: An operation method for supporting AES(Advanced Encryption Standard) and ARIA(Academy, Research Institute, and Agency) encryption/decryption functions, and a device thereof are provided to apply to a smart card, an electronic passport, and a server-level encryption device requiring both of the AES and ARIA algorithms by minimizing a hardware area while supporting both of the AES and ARIA algorithms. A key scheduler(350) generates a round key by using an input key. A round function operator(310) generates encrypted/decrypted data by using input data and the round key. The round function operator includes integrated substitution and diffusion layers(320,330) performing both of AES and ARIA algorithms. The integrated substitution layer includes a first block performing a role of an AES S(Substitution)-box and a second block performing the role of AES/ARIA S-box. The integrated diffusion layer performs the role of an AES Mixcolumns function, an AES InvMixcolumns function or an ARIA diffusion function selectively.
Abstract translation: 提供了一种用于支持AES（高级加密标准）和ARIA（Academy，Research Institute，Agency）加密/解密功能的操作方法及其装置，以应用于智能卡，电子护照和服务器级加密 通过最小化硬件区域同时支持AES和ARIA算法，同时需要AES和ARIA算法。 密钥调度器（350）通过使用输入密钥来生成轮回密钥。 循环函数运算符（310）通过使用输入数据和循环密钥来生成加密/解密数据。 循环函数运算符包括执行AES和ARIA算法两者的集成替换和扩散层（320,330）。 集成替代层包括执行AES S（替代） - 盒的第一块和执行AES / ARIA S盒的作用的第二块。 集成扩散层选择性地起到AES Mixcolumns功能，AES InvMix柱功能或ARIA扩散功能的作用。
-
公开(公告)号：KR100799305B1
公开(公告)日：2008-01-29
申请号：KR1020060099263
申请日：2006-10-12
Applicant: 한국전자통신연구원
Abstract: 본 발명은 정보보호 시스템에서 제공하는 블록암호, 해쉬, 메시지 인증 코드(MAC), 공개키 연산 및 난수 발생과 같은 암호 알고리즘을 다중 암호엔진으로 구성하여 고속 처리할 수 있는 고성능 암호화 장치에 관한 것이다.
본 발명에 따른 다중 암호엔진을 사용하는 고성능 암호화 장치는 호스트와 PCI-Express 정합부간 고속 전송을 위해 DMA 레지스터, Bypass FIFO, Tag 레지스터 및 FIFO 상태 레지스터를 이용해서 TLP 패킷에 대한 분석과 생성 기능을 제공한다. 또한, 암호자원의 가용 상태와 세션 ID정보를 이용한 고정적인 암호코어 할당 방식인 정적 스케쥴링 방식과 명령어 종류 및 처리시간을 고려하여 응용 환경에 적합한 알고리즘을 선택한 후 시스템 초기화 시 프로그램 가능한 구조를 갖는 동적 스케쥴링 방법을 지원하는 구조를 가지고 있어 보안서비스 응용 환경 변화에 따라 최적화된 스케쥴링 방식이 선택 가능하다. 또한, 세션메모리에 저장된 세션 데이터를 암호코어 상호간 공유할 수 있도록 암호코어와 세션메모리에 중재기를 구성하여 암호코어가 세션에 무관하게 운영될 수 있는 구조를 가지므로, 보조 프로세서, 암호 프로세서 및 네트워크 암호 프로세서 형태의 암호칩과 암호모듈에 적용하여 유, 무선 인터넷(WiBro), 전자 상거래, 가상 사설망 및 고속 링크 장비에 고속의 보안 서비스를 제공할 수 있는 효과가 있다.
암호칩, 암호코어, 다중 암호엔진, 세션메모리, CPU, 공개키 연산, 작업 스케쥴러, 명령블럭, 응답블럭, TLP 패킷 분석 및 생성-
公开(公告)号：KR1020070062901A
公开(公告)日：2007-06-18
申请号：KR1020060081241
申请日：2006-08-25
Applicant: 한국전자통신연구원
Abstract: A modular multiplication device based on CRT and a CSA, and a method thereof are provided to perform RSA public key encryption at high speed, and realize a small area and low power consumption by using the CRT and the CSA. A multiplier register(130) stores and shifts a multiplier to right. A booth recorder(140) outputs a multiplicand determined according to a condition by using information inputted from the multiplier register and multiplicand information. The CSA comprises the first CSA(110) adding the multiplicand output from the booth recorder to a sum/carry of a previous round and the second CSA(120) adding a modular partial sum of a redirection table(160) to the sum/carry output from the first CSA. 2-bit adders(150,170) calculate and reflect carry generation to the next round. A plurality of multiplexers control a 1-bit input value according to an input signal. Two w-bit adders(180) calculate the final result value from an interim result value of the CSA.
Abstract translation: 提供了基于CRT和CSA的模拟乘法装置及其方法，以高速执行RSA公钥加密，并且通过使用CRT和CSA来实现小面积和低功耗。 乘法器寄存器（130）将乘法器存储并转移到右侧。 展台记录器（140）通过使用从乘法器寄存器输入的信息和被乘数信息，输出根据条件确定的被乘数。 CSA包括将来自展台记录器的被乘数输出添加到前一轮的和/进位的第一CSA（110），以及将重定向表（160）的模块化部分和添加到和/ 从第一个CSA输出。 2位加法器（150,170）计算并反映下一轮的进位生成。 多个复用器根据输入信号控制1位输入值。 两个w位加法器（180）从CSA的中间结果值计算最终结果值。
-
公开(公告)号：KR1020060125094A
公开(公告)日：2006-12-06
申请号：KR1020050046916
申请日：2005-06-01
Applicant: 한국전자통신연구원
CPC classification number: H04L9/30 , H04L9/06 , H04L2209/12
Abstract: A modular reduction method and a device using a sign estimation technique are provided to form a simple structure of hardware by performing a reduction operation irrespective of the magnitude of input values. A shifting process shifts N of n bits to a left side in order to execute a modular reduction operation. A subtraction process executes a subtraction operation by using a sign estimation technique. A selection process selects a result value according to a code bit of a result value of the subtraction operation. An outputting process outputs the result value by shifting the result value to a right side.
Abstract translation: 提供了一种模块化缩小方法和使用符号估计技术的装置，通过执行缩减操作来形成简单的硬件结构，而与输入值的大小无关。 移位处理将N位的N移位到左侧，以执行模块化缩小操作。 减法处理通过使用符号估计技术来执行减法运算。 选择处理根据减法运算的结果值的代码位来选择结果值。 输出处理通过将结果值转移到右侧来输出结果值。
-
-
-
-
-
-
Search Results
7
records
(took 0.015 seconds)
