-
公开(公告)号：KR1020000033368A
公开(公告)日：2000-06-15
申请号：KR1019980050208
申请日：1998-11-23
Applicant: 한국전자통신연구원
IPC: H03M1/12
CPC classification number: H03M1/002 , H03M1/1245 , H03M1/361
Abstract: PURPOSE: An analog to digital converter is provided to reduce power consumption by designing a plurality of converter in parallel, provide a reference potential to a comparator using switch arrangement. CONSTITUTION: An analog to digital converter includes a sample/hold circuit(12) outputs a sample/hold signal according to input along signal. A plurality of comparators(17-20) output differential output code value in order according to input values of the sample/hold circuit(12) and the reference potential. A reference potential switching circuit(15) outputs differential reference potential which is inputted to the comparators(17-20) according to each output value outputted from the comparators(17-20). A flip-flop circuit(16) outputs a digital signal of corresponding bit number when a final output code value is outputted from the comparator(17-20) and latches in order each output code value provided from the comparator(17-20).
Abstract translation: 目的：通过并行设计多个转换器来提供模数转换器以降低功耗，使用开关装置为比较器提供参考电位。 构成：模数转换器包括采样/保持电路（12）根据沿信号的输入输出采样/保持信号。 多个比较器（17-20）根据采样/保持电路（12）的输入值和参考电位依次输出差分输出代码值。 参考电位切换电路（15）根据从比较器（17-20）输出的每个输出值输出输入到比较器（17-20）的差分参考电位。 当从比较器（17-20）输出最终输出代码值时，触发器电路（16）输出相应位数的数字信号，并按顺序锁存从比较器（17-20）提供的每个输出代码值。
-
公开(公告)号：KR100312590B1
公开(公告)日：2001-12-28
申请号：KR1019980050208
申请日：1998-11-23
Applicant: 한국전자통신연구원
IPC: H03M1/12
Abstract: 본 발명은 병렬로 연결된 비교기를 순차적으로 동작하도록 설계하고 스위치 배열을 이용하여 비교기에 기준전위 값을 제공하도록 함으로써 전력소모를 감소시킬 수 있는 아날로그/디지털 변환기에 관한 것이다.
본 발명은 아날로그 입력신호에 따라 샘플/홀드 된 신호를 출력하기 위한 샘플/홀드 회로와, 상기 샘플/홀드 회로의 출력 및 각각의 기준전위 값의 입력에 따라 각기 다른 출력코드 값을 순차적으로 출력하기 위한 다수의 비교기와, 상기 다수의 비교기로부터 출력되는 각각의 출력코드 값에 따라 상기 다수의 비교기로 입력되는 각기 다른 기준전위 값을 출력하기 위한 기준전위 절체회로와, 상기 다수의 비교기로부터 출력되는 각각의 출력코드 값을 순차적으로 래치하며 상기 다수의 비교기로부터 최종 출력코드 값이 출력될 때 해당 비트 수의 디지털 출력신호를 출력하기 위한 플립플롭 회로를 포함하여 구성된 아날로그/디지털 변환기를 제시한다.
-
Search Results
2
records
(took 0.022 seconds)
