-
公开(公告)号：KR1019970019246A
公开(公告)日：1997-04-30
申请号：KR1019950031987
申请日：1995-09-26
IPC: H04L12/26 , H04L12/801 , H04L12/70
Abstract: 본 발명은 D 채널 패킷 서비스를 구현하는 D 채널용 패킷 핸들링 모듈과 프레임 다중 처리기 사이 그리고 프레임 다중 처리기와 디지털 가입자의 D 채널 데이터를 처리하는 IDPA 사이의 구간별로 시험을 통하여 D 패킷호를 시험할 수 있는 D 채널 패킷호 시험 지그에 관한 것이다.
본 발명의 시험지그는 하나의 프레임 다중처리보드어셈블리와 네매의 프레임 다중 제어보드어셈블리로 구성된 프레임 다중화처리 모듈 단위 구조를 갖는 프레임 다중 백보드와, LAPB 링크에 의해 프레임 다중 백보드의 각 프레임 다중 제어보드 어셈블리의 64Kbps 통신하는 타임스위치와, 패킷 핸들링 회로보드 어셈블리로 구성되어 패킷버스를통해 패킷 층 처리 백보드와 LAN 링크레벨을 접속되고, 타임 스위치를 통하여 프레임 다중 제어보드 어셈블리와 4개의 LAPB 링크 레벨을 접속하는 패킷 핸들링 백보드와, 패킷 버스 인터페이스 보드 어셈블리로 구성되어 이들간의 신호선을 상호 연결하고, 패킷 버스의 중재하에 10Mbps로 데이터 버스를 통한 패킷호제어 메시지를 패킷 핸들링 백보드의 패킷 핸들링 회로보드 어셈블리로 전송하는 패킷 핸들링 백보드( 40)와, 프레임 다중 백보드의 프레임 다중 처리보드 어셈블리와 패킷 데이터 통신을 위한 D 채널용 패킷 버스의 관리 및 D 채널 신호 정보의 송,수신을 하는 IDPA와, 프레임 다중 백보드의 프레임 다중 제어 처리보드 어셈블리와 IDPA 간에 배열되는 16개의 D 채널용 패킷 버스를 포함한다.-
公开(公告)号：KR1019990042435A
公开(公告)日：1999-06-15
申请号：KR1019970063255
申请日：1997-11-26
IPC: H04L12/801 , H04L12/815
Abstract: 본 발명은 패킷 데이터 통신망에서 LAN망의 상호 접속, 고속, 대용량의 데이터를 통신할 수 있게 하는 프레임 릴레이 핸들링 제어보드에 관한 것이다.
종래의 패킷데이터 통신망은 64Kbps를 위한 LAPB(Link Access Procedures Balanced)칩을 사용하여 64Kbps 패킷 단위 전송 및 교환기능을 서비스하므로써 64Kbps이상의 고속 패킷데이터 서비스가 불가능했다. 이에 본 발명은 메인 프로세서, ROM, DRAM, MFP, 디코더/콘트롤러와 LAN 칩을 연결하기 위한 SRAM과 512Kbps의 전송 속도를 제공할 수 있는 FR driver 및 2MHz와 512 Kbps를 상호 변환할수 있는 속도 적응부들을 구비하므로써 64Kbps이상의 전송속도를 보장하는 고속 패킷 중계망의 구현하므로써 512Kbps 프레임 릴레이 핸들링 제어 보드를 구성하여 전송속도와 품질, 통신 비용측면에서 사용자의 욕구를 충족시키게 한다.-
公开(公告)号：KR100169031B1
公开(公告)日：1999-02-01
申请号：KR1019960011278
申请日：1996-04-15
IPC: H04L12/801 , H04L12/863 , H04L12/931 , H04L12/70
Abstract: 본 발명은 4096 디지틀 가입자 수용을 위한 디(D) 채널 프레임 다중화 장치의 백보드에 관한 것으로서, 프레임 다중화 장치 백보드의 양쪽 측면에 보조 콘넥터와 스트랩을 구비하여 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 하나의 모듈에 타임 스위치(12)와 2조의 프레임 다중화 장치 중 하나의 프레임 다중화 장치(FMXP A)가 연결되고, 상측 프레임 다중화 장치 백보드(1)의 다른쪽 방향에 위치한 보조 콘넥터(5) 하나의 모듈은 다른 프레임 다중화 장치(FMXP B)가 연결되도록 하고, 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 다른 모듈은 모듈 케이블(12)을 통해 하측 프레임 다중화 장치 백보드(2)의 한쪽 측면에 위치한 보조 콘넥터(6)의 하나의 모듈과 연결되고, 하측 프레임 다중화 장치 백보드(2)의 양 쪽 보조 콘넥터(6,7)의 하나의 모듈에 2조의 프레임 다중화 장치가 각각 연결되고, 각각의 프레임 다중화 장치 백보드의 양쪽 측면에 위치한 스트랩은 각 셀프(각 프레임 다중화 장치 백보드)를 구분하기 위해 각 스트랩의 두 개의 연결부중 하나의 연결부는 그라운드(G)에 연결되고, 다른 연결부는 FMCA(Frame Multiplex Control Assembly)와 연결되도록 구성하여 종래의 하드웨어 보드를 대폭적으로 수정하지 않고 2조의 FMXP를 Cascsade로 연결할 수 있는 방법으로 새로운 백보드를 설계, 제작하여 4096 디지틀 가입자를 수용할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1020100056634A
公开(公告)日：2010-05-28
申请号：KR1020080115524
申请日：2008-11-20
Applicant: 한국전자통신연구원
Abstract: PURPOSE: An image sensing method of an image tracking chip is provided to contain an image tracking solution inside a chip by drastically reducing an image frame memory size through a sub-sampling and a timing sharing method. CONSTITUTION: Image data converted into a digital signal is inputted(S110). After luminance data is 1/2 sampled among the inputted video data, the sampled luminance data is stored(S120). A color sense among the inputted video data is outputted. While color sense data is outputted, the stored luminance data and presently inputted luminance data are compared(S130). A motion vector is outputted by calculating movement of an object(S140).
Abstract translation: 目的：提供一种图像跟踪芯片的图像感测方法，通过采用子采样和定时共享方法大大降低图像帧存储器大小，从而在芯片内部包含图像跟踪解决方案。 构成：转换为数字信号的图像数据被输入（S110）。 在输入的视频数据中对亮度数据进行1/2采样之后，存储采样的亮度数据（S120）。 输出输入的视频数据之间的色感。 当输出色觉数据时，比较存储的亮度数据和当前输入的亮度数据（S130）。 通过计算物体的移动来输出运动矢量（S140）。
-
Patent Agency Ranking
公开(公告)号：KR1019990052205A
公开(公告)日：1999-07-05
申请号：KR1019970071654
申请日：1997-12-22
IPC: H01L27/085
Abstract: 본 발명은 표준 CMOS 공정을 이용하여 기생 바이폴라 트랜지스터를 형성하는 방법을 제공한다.
본 발명은 CMOS 트랜지스터의 제조시에 NMOS 트랜지스터를 정의하기 위해 기판에 형성되는 p-웰을 베이스로 이용하고, NMOS 트랜지스터의 소오스/드레인 영역으로 형성된 n+영역을 에미터로 이용하며, 기판을 컬렉터로 이용하여 기생 바이폴라 트랜지스터를 형성하고, 특히 p-웰을 소자 격리위해 형성되는 p
+ 영역과 접하도록 형성 하여 p
+ 영역에 베이스 전극을 형성한다.-
公开(公告)号：KR100168938B1
公开(公告)日：1999-02-01
申请号：KR1019950031987
申请日：1995-09-26
IPC: H04L12/26 , H04L12/801 , H04L12/70
Abstract: 본 발명은 D 채널 패킷 서비스를 구현하는 D 채널용 패킷 핸들링 모듈과 프레임 다중 처리기 사이 그리고 프레임 다중 처리기와 디지털 가입자의 D 채널 데이타를 처리하는 IDPA 사이의 구간별로 시험을 통하여 D 패킷 호를 시험할 수 있는 D 채널 패킷호 시험 지그에 관한 것이다.
본 발명의 시험지그는 하나의 프레임 다중처리보드 어셈블리와 네매의 프레임 다중 제어보드 어셈블리로 구성된 프레임 다중화처리 모듈단위 구조를 갖는 프레임 다중 백보드와, LAPB 링크에 의해 프레임 다중 백보드의 각 프레임 다중 제어보드 어셈블리의 64Kbps 통신하는 타임스위치와, 패킷 핸들링 회로보드 어셈블리로 구성되어 패킷버스를 통해 패킷 층 처리 백보드와 LAN 링크레벨을 접속되고, 타임 스위치를 통하여 프레임 다중 제어보드 어셈블리와 4개의 LAPB 링크 레벨을 접속하는 패킷 핸들링 백보드와, 패킷 버스 인터페이스 보드 어셈블리로 구성되어 이들간의 신호선을 상호연결하고, 패킷버스의 중재하에 10Mbps로 데이터 버스를 통한 패킷호 제어 메세지를 패킷 핸들링 백보드의 패킷 핸들링 회로보드 어셈블리로 전송하는 패킷 핸들링 백보드 (40)와, 프레임 다중 백보드의 프레임 다중 처리보드 어셈블리와 패킷 데이터 통신을 위한 D 채널용 패킷 버스의 관리 및 D 채널 신호 정보의 송,수신을 하는 IDPA와, 프레임 다중 백보드의 프레임 다중 제어 처리 보드 어셈블리와 IDPA 간에 배열되는 16개의 D 채널용 패킷 버스를 포함한다.-
公开(公告)号：KR1019970072819A
公开(公告)日：1997-11-07
申请号：KR1019960011278
申请日：1996-04-15
IPC: H04L12/801 , H04L12/863 , H04L12/931 , H04L12/70
Abstract: 본 발명은 4096 디지틀 가입자 수용을 위한 디(D) 채널 프레임 다중화 장치의 백보드에 관한 것으로서 프레임 다중화 장치 백보드의 양쪽 측면에 보조 콘넥터와 스트랩을 구비하여 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 하나의 모듈에 타임 스위치(1)와 2조의 프레임 다중화 장치 중 하나의 프레임 다중화 장치(FMXPA)가 연결되고, 상측 프레임 다중화 장치 백보드(1)의 다른쪽 방향에 위치한 보조 콘넥터(5) 하나의 모듈은 다른 프레임 다중화 장치(FMXP B)가 연결되도록 하고, 상측 프레임 다중화 장치 백보드(1)의 한쪽 측면에 연결된 보조 콘넥터(4) 다른 모듈은 모듈 케이블(12)을 통해 하측 프레임 다중화 장치 백보드(2)의 한쪽 측면에 위치한 보조 콘넥터(6)의 하나의 모듈과 연결되고, 하측 프레임 다중화 장치 백보드(2)의 양쪽 보조 콘넥터(6,7)의 하나의 모듈에 2조의 프레임 다중화 장치가 각각 연결되고, 각각의 프레임 다중화 장치 백보드의 양쪽 측면에 위치한 스트랩은 각 셀프(각 프레임 다중화 장치 백보드)를 구분하기 위해 각 스트랩의 두개의 연결부 중 하나의 연결부는 그라운드(G)에 연결되고, 다른 연결부는 FMCA(Frame Multiplex Control Assembly)와 연결되도록 구성하여 종래의 하드웨어 보드를 대폭적으로 수정하지 않고 2조의 FMXP를 Cascsade로 연결할 수 있는 방법으로 새로운 백보드를 설계, 제작하여 4096 디지틀 가입자를 수용할 수 있는 효과가 있다.
-
-
公开(公告)号：KR1019950007835B1
公开(公告)日：1995-07-20
申请号：KR1019900021804
申请日：1990-12-26
Applicant: 한국전자통신연구원
IPC: H03D7/02
Abstract: The balanced mixer comprises two input ports for inputting a high frequency signal and a local oscillation frequency signal respectively, a phase adjusting means for distributing an electric power of the respective signal and adjusting its phase to receive the high frequency signal and the local oscillation frequency signal. The quasi active bias circuit comprises a middle frequency signal generator including two diodes which are connected to two output ports and generate the respective DC power supply with other polarity, for generating the middle frequency signal respectively provided from the phase adjusting means, a signal collector for collecting the generated middle frequency signal, and a common resistor arranged between the middle frequency signal generator and the signal collector to form a single closed circuit path of the DC power supply.
Abstract translation: 平衡混频器包括分别输入高频信号和本地振荡频率信号的两个输入端口，用于分配各个信号的电力并调节其相位以接收高频信号和本地振荡频率信号的相位调整装置 。 准有源偏置电路包括一个中频信号发生器，它包括两个二极管，两个二极管连接到两个输出端口并产生具有其他极性的相应的直流电源，用于产生分别由相位调整装置提供的中频信号， 收集产生的中频信号，以及配置在中频信号发生器和信号收集器之间的公共电阻器，以形成直流电源的单个闭合电路路径。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.022 seconds)
