公开(公告)号：KR100162769B1

公开(公告)日：1999-01-15

申请号：KR1019950054528

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 안동식 ,  장동필

IPC: H01F19/00

Abstract: 본 발명은 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로상의 궤환(feedback) 커패시턴스를 구하는 4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하게 하는 제6과정으로 수행되는 것을 특징으로 한다.

公开(公告)号：KR1019970051508A

公开(公告)日：1997-07-29

申请号：KR1019950054528

申请日：1995-12-22

Applicant: 한국전자통신연구원

Inventor： 안동식 ,  장동필

IPC: H01F19/00

Abstract: 본 발명은 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로 특히, 인덕터 선로 간에 발생하는 결합 커패시턴스를 고려하여 임의의 유전체 기판과 임의의 조건에서 사용될 수 있는 사각맴돌이 인덕터의 등가회로 구성방법에 관한 것으로, (식1)에 의해 입력측 및 출력측 인덕턴스를 구하는 제1과정; (식2)을 이용하여 사각맴돌이 인덕터가 가지는 내부저항을 입력측과 출력측에 배분하여 구하는 제2과정; (식3)을 이용하여 입력측과 출력측에 배분되는 병렬 커패시턴스 값을 구하는 제3과정; (식4)를 이용하여 등가회로상의 궤환(feedback) 커패시턴스를 구하는 4과정; (식5)을 이용하여 사각맴돌이 인덕터의 선로들간에 발생하는 위상 지연 효과를 고려하는 소자로서 50Ω의 특성임피던스를 가지는 전송선로의 길이를 구하는 제5과정; 및 (식6)을 이용하여 Tline을 등가의 병렬 커패시턴스로 변환하게 하는 제6과정으로 수행되는 것을 특징으로 한다.