-
公开(公告)号：KR1020010016794A
公开(公告)日：2001-03-05
申请号：KR1019990031918
申请日：1999-08-04
IPC: H04L12/28
CPC classification number: H04L12/5601 , H04L2012/5652 , H04L2012/5672
Abstract: PURPOSE: An apparatus for multiplexing and demultiplexing ATM(Asynchronous Transfer Mode) cells is provided to implement a hardware to generate the ATM cells according to an ATM switch cell structure, to transmit the ATM cells, and to disassemble message-unit data into cell units to assemble cell-unit data into message units, so as to reliably exchange many information in a shortest time. CONSTITUTION: Serial/parallel(S/P) converters(411-41N) convert serial cell data into parallel cell data. Transmission controllers(421-42N) store converted parallel cells in transmission FIFOs(First-In-First-Outs)(431-43N), and supply a cell storage completion signal indicating one cell storage completion. A local processor(441) generates ATM(Asynchronous Transfer Mode) cells to store the ATM cells in an FIFO(43(N+1)), and supplies the cell storage completion signal. A transmission FIFO controller(442) selectively transmits the parallel cells according to an FIFO selection signal, and supplies a cell transmission completion signal indicating a cell transmission completion. A cell counter(443) counts the number of cells transmitted to the transmission FIFOs(431-43N) from the transmission controllers(421-42N), and counts the number of cells transmitted to the transmission FIFO(43(N+1)) from the local processor(441), according to the cell storage completion signals. The cell counter(443) counts the number of cells transmitted from the transmission FIFOs(431-43N) through the transmission FIFO controller(442) according to the cell transmission completion signal, and outputs a FIFO request signal. An FIFO selection controller(444) inputs the FIFO request signal to output an FIFO selection signal for transmitting cells stored in one transmission FIFO of the transmission FIFOs(431-43N). A cell rearranger(445) rearranges the ATM cells stored in the transmission FIFOs(431-43N). A cell selector(446) selectively transmits the cells transmitted from the transmission FIFO controller(442) and the rearranged ATM cells to a cell interface(447), according to the FIFO selection signal.
Abstract translation: 目的：提供ATM（异步传输模式）单元的复用和解复用装置，以实现硬件，根据ATM交换单元结构生成ATM信元，发送ATM信元，并将消息单元数据拆解成单元单元 将单元格数据组合成消息单元，以便在最短时间内可靠地交换许多信息。 构成：串行/并行（S / P）转换器（411-41N）将串行单元数据转换为并行单元数据。 传输控制器（421-42N）将传输FIFO（先进先出）（431-43N））中的转换并行单元存储，并提供指示一个单元存储完成的单元存储完成信号。 本地处理器（441）生成ATM（异步传输模式）单元以将ATM信元存储在FIFO（43（N + 1））中，并提供单元存储完成信号。 发送FIFO控制器（442）根据FIFO选择信号选择性地发送并行小区，并提供指示小区传输完成的小区发送完成信号。 单元计数器（443）对从发送控制器（421-42N）发送到发送FIFO（431-43N）的小区数进行计数，并且对发送到发送FIFO（43（N + 1））的小区数进行计数， 从本地处理器（441），根据单元存储完成信号。 单元计数器（443）根据单元传输完成信号对通过传输FIFO控制器（442）从传输FIFO（431-43N）发送的单元的数目进行计数，并输出FIFO请求信号。 FIFO选择控制器（444）输入FIFO请求信号以输出用于发送存储在传输FIFO（431-43N）的一个传输FIFO中的小区的FIFO选择信号。 单元重排器（445）重新排列存储在传输FIFO（431-43N）中的ATM信元。 小区选择器（446）根据FIFO选择信号选择性地将从传输FIFO控制器（442）发送的小区和重新排列的ATM信元发送到小区接口（447）。
-
公开(公告)号：KR1020000032681A
公开(公告)日：2000-06-15
申请号：KR1019980049232
申请日：1998-11-17
IPC: H04L12/58
Abstract: PURPOSE: A method for managing state using communication message between processes is provided to decrease a loss of cells by performing a state report, a failure monitoring, and a failure recovery of a cell multiplexer and demultiplexer board assembly(CMDA). CONSTITUTION: It is tested as to whether an error is occurred when an interrupt for informing an obstacle/failure of a CMDA board(604,605). A firmware(52) re-operates the CMDA board to perform an initial work when the error is occurred(601). The firmware(52) performs a basic operation continuously when the error is occurred. A signal of a message is analyzed when a message receiving interrupt is generated from a upper processor(606,607). It is judged as to whether the CMDA board is reset when a board reset request signal is received from the upper processor(608). The CDMA board is operated and the firmware performs an initial work when the received board reset request signal is a reset command(601). A basic operation of the firmware is continuously performed when the received board reset request signal is the reset command(603).
Abstract translation: 目的：提供一种在进程之间使用通信消息管理状态的方法，以通过执行信元多路复用器和解复用器板组件（CMDA）的状态报告，故障监视和故障恢复来减少信元的丢失。 规定：对通知CMDA板的障碍物/故障的中断（604,605）是否发生错误进行了测试。 当发生错误时，固件（52）重新操作CMDA板执行初始工作（601）。 当发生错误时，固件（52）持续执行基本操作。 当从上位处理器生成消息接收中断时，分析消息的信号（606,607）。 当从上位处理器（608）接收到板复位请求信号时，判断CMDA板是否复位。 当接收到的板重置请求信号是复位命令（601）时，操作CDMA板并且固件执行初始工作。 当接收到的板重置请求信号是复位命令（603）时，持续执行固件的基本操作。
-
公开(公告)号：KR100198416B1
公开(公告)日：1999-06-15
申请号：KR1019960046204
申请日：1996-10-16
IPC: H04L7/00
Abstract: 본 발명은 통신 및 교환 제어시스템에서 이중화로 동작되는 프로세서 상호간의 동작 상태를 항상 동일하게 유지하기 위하여 독립적인 시스템 클럭을 기반으로 운용되는 이중화 제어시스템 구조에서 동기신호를 감시하는 장치에 관한 것이다.
본 발명은 자신의 프로세스 모듈에서 발생하는 내부 동기 요구신호와 다른 프로세스 모듈에서 발생하는 외부 동기 요구신호를 수신하는 동기요구신호 수신부, 및 동기 허용 시간의 조정을 위한 내부타이머 계수기부로 구성되며, 상기 동기요구신호 수신부를 통해 수신된 동기요구신호가 정해진 동기 허용 시간 범위 내에서 동기가 이루어지는지를 검사하여 정상적으로 동기가 이루어졌을 경우 프로세서 번호의 동일성을 비교하기 위하여 비교 제어신호를 활성화하고, 상기 동기 허용 시간 내에 동기가 이루어지지 않았을 경우에는 동기 이탈 신호를 발생하는 것을 특징으로 한다.-
公开(公告)号：KR100175468B1
公开(公告)日：1999-04-01
申请号：KR1019950053189
申请日：1995-12-21
IPC: G06F13/40
Abstract: 본 발명은 이중 시스템 버스 구조를 지원하는 이중 시스템 버스 정합장치에 관한 것으로, 이중화된 시스템 버스와의 접속을 위한 시스템 버스 정합수단; 상기 시스템 버스 정합수단에 연결되고 로컬 버스에 연결되어 이중화 된 시스템 버스와의 정합을 갖는 프로세서 모듈내에서 버스 선택을 위한 시스템 버스 제어수단; 상기 시스템 버스 제어수단에 로컬 버스로 연결되는 로컬 중앙제어수단; 상기 시스템 버스 제어수단이 로컬 중앙제어수단에 로컬 버스로 연결되는 로컬 메모리 수단을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR100205031B1
公开(公告)日：1999-06-15
申请号：KR1019960041620
申请日：1996-09-23
Abstract: 본 발명은 이중화 제어시스템에서 프로세서 모듈 상호간의 동기를 유지하기 위해 각 프로세서 모듈내에 구성되는 동기제어장치에 관한 것으로서, 고신뢰성 및 고가동성이 요구되는 통신 및 교환 제어시스템에서 이중화로 동작되는 프로세서 상호간의 동작상태를 항상 동일하게 유지하는 것은 물론 이중화로 운용되는 프로세서간의 장애상태를 조기에 감시하는 수단을 제공하는데 그 목적이 있고, 비교적 동기검사 시간이 융통성을 갖도록 매 프로세스 단위로 동기를 검사하는 비교적 간단한 하드웨어로 구성되는 동기제어장치를 각 프로세서 모듈내에 두어 두 프로세서 모듈간에 정확한 동기를 유지시키는 것을 특징으로 하며, 이중화 구조에서 각 프로세서 모듈은 개별 시스템 클럭에 의해 독립적으로 동작됨으로 상용 운영체제를 수용하고 고성능 � �인 프로세싱 유니트의 수용이 용이하므로 고장감내 시스템이 갖는 종속적인 고유한 운영체제의 적용에 따른 시스템의 성능개선이나 소프트웨어의 호환성 부족 등의 제약성을 보완하는 효과를 갖는다.
-
Patent Agency Ranking
公开(公告)号：KR1019990038953A
公开(公告)日：1999-06-05
申请号：KR1019970058845
申请日：1997-11-07
IPC: H03L7/00
Abstract: 본 발명은 고유용성 이중화 시스템의 밀동기를 위한 동기클럭을 생성하는 고장감내 상호동기 클럭장치에 관한 것으로서, 동기클럭을 생성할 때 사용되는 클럭신호를 생성하며, 자체 내부 클럭의 에러를 감지하고 처리하는 고장감내 내부클럭 생성기와, 상기 고장감내 내부클럭 생성기로부터 생성된 클럭신호를 입력하여 클럭신호들의 평균으로 밀동기를 지원하는 동기 클럭을 생성하는 상호 동기 장치로 구성된 고장감내 상호동기 클럭장치를 제공함으로써, 클럭 에러로 인해 이중화 시스템 전체가 고장 상태로 전이되는 것을 막아 시스템의 유용성을 향상시킬 수 있는 효과가 있다.
-
公开(公告)号：KR1019970049596A
公开(公告)日：1997-07-29
申请号：KR1019950053189
申请日：1995-12-21
IPC: G06F13/40
Abstract: 본 발명은 이중 시스템을 버스 구조를 지원하는 이중 시스템 버스 정합 장치에 관한 것으로, 이중화된 시스템 버스와의 접속을 위한 시스템 버스 정합수단; 상기 시스템 버스 정합수단에 연결되고 로컬 버스에 연결되어 이중화 된 시스템 버스와의 정합을 갖는 프로세서 모듈내에서 버스 선택을 위한 시스템 버스 제어수단; 상기 시스템 버스 제어수단에 로컬 버스로 연결되는 로컬 중앙제어수단; 및 상기 시스템 버스 제어수단이 로컬 중앙제어수단에 로컬 버스로 연결되는 로컬 메모리 수단을 구비하는 것을 특징으로 한다.
-
公开(公告)号：KR1019940017444A
公开(公告)日：1994-07-26
申请号：KR1019920026054
申请日：1992-12-29
Abstract: 본 발명은 광대역 종합통신망(B-ISDN)에서 사용자 정보 전달을 경로 구성을 제공하는 주체인 비동기 전달모드(ATM) 방식의 교환 시스팀에 관한 것이다.
본 발명은, 사용자와의 접합을 위하여 CCITT에서 권고된 사용자 네트워크 인터페이스(UNI : user network interface)정합 프로토콜과 망과의 접합을 위하여 네크워크 노드 인터페이스(NNI : network node interface)정합 프로토콜을 지원하고 NxN의 자기루팅 스위치 모듈을 내장하공 있어 다수(N)개의 양방향 포트를 제공하며, 1:1에서 최대((N-1):1의 범위의 집선비를 가지며 다수개 설치된 집선단(1)과, 상기 집선단간의 정보를 교환하는 호처리 과정이 없는 순수한 인터커넥터(interconnecter)로서 철저히 수동적인 스위치 네트워크의 구조로 이루어지며, 내부에 운용유지보수 프로세서를 내장하고 있는 분배단(3)을 구비한다.-
公开(公告)号：KR1019920007261B1
公开(公告)日：1992-08-28
申请号：KR1019890020552
申请日：1989-12-30
IPC: H03K17/00
Abstract: The apparatus switches ports of serial port when only one processor of the duplicated processor system is operated normally. The apparatus comprises a duplication control unit (10) for preventing palse operation due to normally operated duplication control signalwhen an operated processor becomes stand-by state, a multiplexer unit (20) for sending output of subsystem operated normally, and a driving unit (30) for sending output signal to a controlled system and for sending input signal from a controlled system to the duplicated subsystems (1,2).
Abstract translation: 当复制的处理器系统的一个处理器正常工作时，该设备切换串行端口。 该装置包括一个复制控制单元（10），用于当操作的处理器处于待机状态时，防止由于正常操作的复制控制信号而产生的操作;多路复用器单元（20），用于发送正常操作的子系统的输出;以及驱动单元 ），用于将输出信号发送到受控系统，并将输入信号从受控系统发送到复制子系统（1,2）。
-
公开(公告)号：KR1020010057812A
公开(公告)日：2001-07-05
申请号：KR1019990061222
申请日：1999-12-23
Applicant: 한국전자통신연구원
IPC: H04L12/751 , H04L12/707 , H04L12/801 , H04L12/54
Abstract: PURPOSE: An interface unit of an ATM(Asynchronous Transfer Mode) switch in an edge router of an MPLS(Multi-Protocol Label Switching) network, is provided to enable cell frames having different structure to be converted to each other. CONSTITUTION: A memory part(30) stores a cell that will be transmitted. An output port information storing part(35) stores the information related to an output port of a switch. A transmission cell conversion part(31) reads the cell stored in the part(30), and then converts the information stored in the part(35) to a local internal cell. A cell path selection part(34) provides a loop-back function. A reception cell conversion part(37) converts the structure of the local cell frame, received in response to a clock applied via a switch link, to the structure of a standard cell frame. A memory part(38) stores a received cell which is converted by the reception cell conversion part(37).
Abstract translation: 目的：提供MPLS（多协议标签交换）网络的边缘路由器中的ATM（异步传输模式）交换机的接口单元，以使得具有不同结构的小区帧能够相互转换。 构成：存储器部分（30）存储将被发送的单元。 输出端口信息存储部（35）存储与开关的输出端口有关的信息。 传输单元转换部分（31）读取部分（30）中存储的单元，然后将存储在部分（35）中的信息转换成局部内部单元。 小区路径选择部（34）提供环回功能。 接收单元转换部（37）将响应于经由切换链路施加的时钟而接收的本地小区帧的结构转换为标准小区框架的结构。 存储器部分（38）存储由接收单元转换部分（37）转换的接收单元。
-
-
-
-
-
-
-
-
-
Search Results
35
records
(took 0.026 seconds)
