-
公开(公告)号：KR101045641B1
公开(公告)日：2011-06-30
申请号：KR1020080097000
申请日：2008-10-02
Applicant: 한국전자통신연구원
IPC: H04B7/26
Abstract: 본 발명은 무선통신 시스템에서의 서비스 제공방법, 자원 할당방법 및 장치에 관한 것이다.
본 발명은, 사용자에게 제공하는 서비스를 주파수 이용 측면에서의 우선순위를 토대로 주 서비스와 부 서비스로 구분한다. 그리고, 주 서비스의 주파수 이용률이 임계값 이하인 시간대에 주 서비스에서 사용하고 남은 주파수 채널용량을 이용하여 서비스를 제공한다. 이에 따라서, 사용자 단말은 부 서비스에 해당하는 서비스 데이터를 수신하면 저장소에 저장하였다가, 사용자가 해당 서비스의 제공을 요청하면 저장된 서비스 데이터를 사용자에게 제공한다.
무선자원, 주파수 채널용량, 주파수 이용률, 이동통신 서비스, 방송통신융합 서비스, 무선통신-
Patent Agency Ranking
公开(公告)号：KR1020100069276A
公开(公告)日：2010-06-24
申请号：KR1020080127925
申请日：2008-12-16
Applicant: 한국전자통신연구원
CPC classification number: H04W72/048 , H04W16/14 , H04W36/32
Abstract: PURPOSE: An intelligent wireless communication system and a method for the same are provided to operate limited frequency resources by efficiently using time, space and frequencies. CONSTITUTION: An information collecting unit(910) collects the information on plural RATs(Radio Access Technologies) through the cooperation with the plural RATs. A channel allocation unit(920) allocates an optimized channel for each service by using the collected information. The channel allocation unit changes the allocated optimized channel in consideration of the movement speed of the terminal and the data transmission request speed of the terminal.
Abstract translation: 目的：提供智能无线通信系统及其方法，通过有效利用时间，空间和频率来操作有限的频率资源。 构成：信息收集单元（910）通过与多个RAT的协作来收集关于多个RAT（无线接入技术）的信息。 信道分配单元（920）通过使用所收集的信息为每个服务分配优化信道。 考虑到终端的移动速度和终端的数据传输请求速度，信道分配单元改变分配的优化信道。
-
公开(公告)号：KR1020100019921A
公开(公告)日：2010-02-19
申请号：KR1020080097000
申请日：2008-10-02
Applicant: 한국전자통신연구원
IPC: H04B7/26
CPC classification number: H04W72/0493 , H04W72/10
Abstract: PURPOSE: A service providing method in a wireless communication system, and a method and an apparatus for resource allocation are provided to lower service charge of users by increasing frequency use efficiency and to enable new profit creation of a service provider. CONSTITUTION: A resource allocator(202) compartmentalizes service offered to user into any one of first and second services and preferentially assigns frequency channel capacity to a service classified into the first service. A wireless communication module(201) provides service data to a user terminal based on radio resource especially allocated by each service. The first service is the service providing the service data in a real time.
Abstract translation: 目的：提供无线通信系统中的服务提供方法，以及用于资源分配的方法和装置，通过提高频率使用效率并使服务提供商能够创造新的利益来降低用户的服务费用。 构成：资源分配器（202）将提供给用户的服务划分为第一和第二服务中的任何一个，并优先地将频道容量分配给分类到第一服务的服务。 无线通信模块（201）基于每个服务特别分配的无线电资源向用户终端提供业务数据。 第一个服务是实时提供服务数据的服务。
-
公开(公告)号：KR101151199B1
公开(公告)日：2012-06-08
申请号：KR1020080127925
申请日：2008-12-16
Applicant: 한국전자통신연구원
CPC classification number: H04W72/048 , H04W16/14
Abstract: 지능형무선통신시스템의동작방법을개시한다. 본발명의일 실시예에따른지능형무선통신시스템의동작방법은, 복수의 RAT와의접속을통하여, 상기 RAT 각각에관한정보를수집하는단계; 상기복수의 RAT 중단말과접속되는제1 RAT를통해, 상기단말로부터요청되는서비스의종류를수신하는단계; 상기수집된정보및 상기수신된서비스의종류에기초하여최적채널을선택하는단계; 및상기선택된최적채널을통해상기서비스에대응하는컨텐츠가상기단말로전송되도록하는단계를포함한다.
-
公开(公告)号：KR100558659B1
公开(公告)日：2006-03-14
申请号：KR1020030088539
申请日：2003-12-08
Applicant: 한국전자통신연구원
IPC: H04L29/00
Abstract: 본 발명은 재구성 가능한 모뎀 플랫폼 장치에 관한 것이다. 이 모뎀 플랫폼 장치는 RF 인터페이스 장치와 신호를 주고 받는 적어도 하나 이상의 FPGA 처리부; FPGA 처리부와 신호를 주고받는 적어도 하나 이상의 DSP 처리부; FPGA 처리부와 DSP 처리부 사이 및 DSP 처리부들 사이에서 데이터 버퍼링 역할을 수행하는 적어도 하나 이상의 고속 FIFO 메모리; FPGA 처리부와 DSP 처리부간의 각종 데이터 교환 및 동작 프로그램 다운로드를 제어하는 호스트 CPU 장치; FPGA 처리부, DSP 처리부 및 호스트 CPU 사이를 공통으로 연결하여 확장성을 제공하는 공용 버스 인터페이스; 및 FPGA 처리부와 DSP 처리부 사이에 데이터를 주고받을 수 있는 직렬 인터페이스를 포함한다. 본 발명에 따르면 디지털 통신 시스템에서 하나의 공통된 모뎀 하드웨어 플랫폼을 가지고 소프트웨어적인 다운로드를 통하여 다양한 통신 시스템을 쉽게 구현할 수 있고, 호스트 CPU를 통한 각 모뎀 서브 모듈에 대한 실시간 제어 및 데이터 교환이 용이해지므로 개발 기간이 단축되고, 최적의 성능을 얻을 수 있다.
플랫폼, 모뎀, DSP, FPGA, 재구성, SDR-
公开(公告)号：KR1020050055341A
公开(公告)日：2005-06-13
申请号：KR1020030088539
申请日：2003-12-08
Applicant: 한국전자통신연구원
IPC: H04L29/00
Abstract: 본 발명은 재구성 가능한 모뎀 플랫폼 장치에 관한 것이다. 이 모뎀 플랫폼 장치는 RF 인터페이스 장치와 신호를 주고 받는 적어도 하나 이상의 FPGA 처리부; FPGA 처리부와 신호를 주고받는 적어도 하나 이상의 DSP 처리부; FPGA 처리부와 DSP 처리부 사이 및 DSP 처리부들 사이에서 데이터 버퍼링 역할을 수행하는 적어도 하나 이상의 고속 FIFO 메모리; FPGA 처리부와 DSP 처리부간의 각종 데이터 교환 및 동작 프로그램 다운로드를 제어하는 호스트 CPU 장치; FPGA 처리부, DSP 처리부 및 호스트 CPU 사이를 공통으로 연결하여 확장성을 제공하는 공용 버스 인터페이스; 및 FPGA 처리부와 DSP 처리부 사이에 데이터를 주고받을 수 있는 직렬 인터페이스를 포함한다. 본 발명에 따르면 디지털 통신 시스템에서 하나의 공통된 모뎀 하드웨어 플랫폼을 가지고 소프트웨어적인 다운로드를 통하여 다양한 통신 시스템을 쉽게 구현할 수 있고, 호스트 CPU를 통한 각 모뎀 서브 모듈에 대한 실시간 제어 및 데이터 교환이 용이해지므로 개발 기간이 단축되고, 최적의 성능을 얻을 수 있다.
-
-
-
-
-
Search Results
6
records
(took 0.018 seconds)
