Abstract:
PURPOSE: A modem FGPA(Field Programmable Gate Array) module device and a modem platform device using the same are provided to perform individual tests per each modularized circuit block by modularizing a FPGA chip. CONSTITUTION: Each of First and second field programmable gate array chips has the same total number of pins. A first peripheral block is connected to a first FPGA chip(201). A second peripheral block is connected to a second FPGA chip(202). The second peripheral block is symmetrical to the first peripheral blocks. The first peripheral block comprises a first connector, a second connector, and a third connector. The first connector comprises an I/O pin and a VCC/GND pin. The second connector comprises a GTP pin for receiving GTP(Gigabit Transceiver Protocol) which performs the multiplexing/demultiplexing functions. The third connector comprises a monitor terminal pin which is connected to a monitor that monitors whether or not the modem operates properly.
Abstract:
본 발명은 각종 정보를 음성, 데이터, 영상의 형태로 송수신할 수 있는 융합 단말기로서, 단말기를 통한 새로운 기능과 서비스를 제공할 수 있는 다기능 융합 휴대 단말 장치에 관한 것이다. 본 발명에 따른 다기능 융합 휴대 단말 장치는, 복수의 기능 모듈을 통합하여 하나의 단말 장치를 구성하며, 개방형 구조의 플랫폼에 플러그 앤 플레이 방식으로 동작할 수 있도록 구성된 융합 휴대 단말; 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 음성 통화를 위하여 셀룰러 통신 기능을 제공하는 셀룰러 모듈; 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 웹브라우징, 메시징 서비스 또는 데이터/파일 전송 서비스를 수행하는 무선랜 모듈; 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 이동 중인 휴대용 단말 보유 가입자에게 다양한 디지털 컨텐츠를 제공하는 위성 DMB 모듈; 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 위치 기반 서비스를 제공하는 모바일 위치 서비스 모듈; 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 디지털 카메라 또는 캠코더 기능을 수행하는 디지털 카메라 모듈; 및 융합 휴대 단말 내에 모듈 형식으로 탑재되며, 모바일 서비스 관련 가입자 식별을 수행하는 생체 인식 장치를 포함한다. 융합 휴대폰, 위성 DMB, 무선랜, MLS, 셀룰러, 디지털 카메라
Abstract:
PURPOSE: An SAR(Segmentation and Reassembly) device of an AAL2 type ATM cell is provided to reduce performance deterioration of a microprocessor caused when controlling an SAR function of an AAL2 type ATM cell, thereby being applicable to any place using a different AAL2 type ATM cell. CONSTITUTION: The first inner memory(103) stores a perfect short cell payload. The first CAM(Content Addressable Memory)(102) stores a mapping table, searches a stored position of the first inner memory(103), which corresponds to identification information of an inputted short cell, and supplies the searched position. The second inner memory(105) stores an imperfect short cell payload. The second CAM(104) records stored position information of the second inner memory(105) corresponding to identification information of an imperfect short cell. A short cell separator(106) receives an AAL2 type ATM cell to separate into a short cell, and perceives whether the separated short cell is perfect. If so, the separator(106) stores the payload of the short cell in the first inner memory(103). If the short cell is imperfect, the position of the short cell is recorded in the second CAM(104). The separator(106) informs a CPU(200) of the short cell to be outputted. A transmission interface(108) outputs the short cell.
Abstract:
PURPOSE: A call processing apparatus using a multiplexing/demultiplexing device of an ATM(Asynchronous Transfer Mode) cell is provided to efficiently transmit data because data transmission capability is changed according to the states of a plurality of call control processors when multiplexing and demultiplexing operations are achieved, by dynamically varying weight values of the call control processors according to call throughput. CONSTITUTION: A plurality of call control processors(22) dynamically vary weight values for changing a data processing speed, according to call throughput, and process transmitted call request. A multiplexing/demultiplexing unit(23) multiplexes or demultiplexes an ATM cell with respect to the call request provided through the call control processors(22), and transmits the multiplexed or demultiplexed ATM cell. The multiplexing/demultiplexing unit(23) checks a priority bit of the ATM cell, and successively transmits the demultiplexed ATM cell to the corresponding call control processor from an ATM cell with a high priority.
Abstract:
PURPOSE: An ATM switch matching device of a wireless network control station in an IMT-2000 asynchronous system is provided to realize an extended area service by connecting sub-systems and forming a communication path. CONSTITUTION: A UTOPIA switch transmitter(212) receives an ATM cell from a core network and distributes it to a wireless network control station connecting/controlling unit(211). A UTOPIA switch receiver(217) receives an ATM cell for a call request transmitted from a base station and performs a multiplexing function. A usage control and OAM(Operation, Administration and Maintenance) processor(213) controls an amount of transmission data according to a transmittable amount and maintains a normal transmission state. A routing and multicasting processor(214) transfers an input cell to non-specific plural channels or to every output terminal for a broadcast and video service. An ATM switch mating unit(215) transmits and receives data by the unit of nibble by using an LVDS(Low Voltage Differential Signal). An ATM switch unit(2) performs an 16x16 switching function at the rate of 155Mbps and has a processing rate of 2.5Gbps. A controller(218) controls initialization of an ATM switch mating unit(1). An ATM UTOPIA mating unit(220) enables the UTOPIA switch transmitter(212) and the UTOPIA switch receiver(217) to perform a multiplexing or demultiplexing operation and has a transfer rate of 155Mbps. A memory unit(219) includes a flash ROM used for booting the controller(218), an SDRAM used for executing a program, and an SRAM used for channel mapping, a connection table and a buffer descriptor. An Ethernet mating unit(221) sets a communication path to the inside or the outside. A serial communication mating unit(222) executes a debugging operation.
Abstract:
PURPOSE: An asymmetric digital subscriber line(ADSL) terminal for general purpose is provided to allow both ATM transfer mode service and Ethernet mode service to be implemented by equipping an ADSL terminal with both an ATM transfer mode and an Ethernet matching mode. CONSTITUTION: An Ethernet matching part(20) provides an Ethernet port function. An ATM matching part(25) provides an Utopia port function. A main control device(22) provides the Utopia port and Ethernet port, segments/reassembles ATM cells inputted from the Utopia port, and controls a terminal. An ADSL matching part(23) matches signals inputted from the Utopia port and serial communication port to an ADSL under the control of the main control device(22). A telephone number separating part(24) passes the signals inputted from the ADSL matching part(23) through a low pass filter, and separates speech telephone signal.
Abstract:
본 발명은 종합정보통신망(ISDN) 교환기용 프레임 릴레이 교환장치에 관한 것으로, 데이터 정보를 전송하는 채널과 제어정보를 전송하는 채널이 분리된 대역외 방식을 이용하여 프레임 릴레이 서비스를 제공할 수 있는 프레임 릴레이 교환장치를 제공하기 위하여, 가입자와 프레임 처리기간 물리적인 경로의 연결, 해제 및 호처리 과정중 상위레벨 기능을 수행하는 프레임 릴레이 교한 제어 수단(21); 링크 계층의 제어기능을 수행하는 프레임 처리 제어 수단(23); 링크계층의 물리적인 접속 및 가입자의 프레임을 교환하는 프레임 처리 수단(25); 상기 프레임 릴레이 교환 제어 수단(21)과 프레임 처리 제어 수단(23)이 타 교환 제어장치들과 통신할 수 있도록 하는 프로세서간 통신망(22); 및 상기 프레임 처리 수단(25)과 프레임 처리 제어 수단(23) 사이에 통신로를 제공하는 공통 버스 장치(24)를 구비하여 고속의 패킷통신 및 전송 대역폭의 효율적인 이용과 방대한 트래픽을 처리할 수 있도록 하여 광대역 종합정보통신망(ISDN)으로의 진화과정중 중간단계로 사용될 수 있는 효과가 있다.
Abstract:
본 발명은 비동기 전달모드 교환기의 경보 취합장치에서 운영유지 프로세서에 경보 소스 데이터 전송방법에 관한 것으로, AGIA(경보취합장치)는 경보 발생시 및 복구시에 즉시 OMP(운영유지 프로세서)에 경보를 보고하고, OMP는 초기화시 또는 상태 관리를 위하여 필요할 때 주기적으로 AGIA를 전체 경보 테이블을 요구하며, 자신이 가지고 있는 전체 경보 소스 테이블을 OMP에 전송하는 경보 취합장치에서 OMP에 8비트 캐릭터 코드에 의한 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이터 전송방법에 있어서, 경보취합장치에 경보 발생시 경보 소스 데이타를 판독하여 데이터가 변경되었는지를 판단하는 제 1단계;상기 제 1단계 수행 후 변경되지 않았으면 리턴하고 변경되었으면 경보소스 수 및 상태를 저장하여 경보 상태비 트를 검사하는 제2단계; 및 상기 제2단계 수행후 기 저장된 소스 테이터와 3회 비교하여 최종 경보 여부를 결정한 후 경보 소스 비트를 갱신하고 저장하며 OMP가 초기화되거나 OMP에서 요구시 모든 경보 소스 데이터를 전송하는 제 3단계를 포함하여 이루어지는 것을 특징으로 한다.
Abstract:
The packet call controlling processor arbitrator is implemented in alarge number of packet call controlling processors. When growing the processing capability of controlling processor, this arbitrator grows the capability of software and preservability of packet call. The arbitrator consists of a packet call controlling processor(11), dualized packet call controlling processor arbitrators(12, 13), direct central arbitrators(14, 15), dualized packet processing apparatuses(16, 17), a packet processing block(18) and a packet bus arbitrator(19).