公开(公告)号：KR1019950010772B1

公开(公告)日：1995-09-22

申请号：KR1019930028327

申请日：1993-12-17

Applicant: 한국전자통신연구원

Inventor： 강법주 ,  하영일

IPC: H03M13/51

Abstract: The trace-back circuit which adopts a systolic algorithm to reduce chip size and decoding time is adequate to implement a viterbi decoder into an ASIC. The systolic trace-back circuit comprises a metric renewing unit(6) for renewing a path metric and by-passing a path decision bit, a path register(7) for shifting the path decision bit, and a decode bit generator(8) for executing the trace-back according to output signals of the path register(7) and the metric renewing unit(6).

Abstract translation: 采用收缩算法降低芯片尺寸和解码时间的追溯回路足以将维特比解码器实现到ASIC中。 收缩回溯电路包括用于更新路径度量和旁路路径判定位的度量更新单元（6），用于移动路径判定位的路径寄存器（7），以及解码位产生器（8），用于 根据路径寄存器（7）和度量更新单元（6）的输出信号执行回扫。

公开(公告)号：KR100096790B1

公开(公告)日：1996-03-11

申请号：KR1019930028327

申请日：1993-12-17

Applicant: 한국전자통신연구원

Inventor： 강법주 ,  하영일

IPC: H03M13/51

公开(公告)号：KR1019950022193A

公开(公告)日：1995-07-28

申请号：KR1019930028327

申请日：1993-12-17

Applicant: 한국전자통신연구원

Inventor： 강법주 ,  하영일

IPC: H03M13/51

Abstract: 본 발명은 비터비(Viterbi)복호기의 집적화 실현에 직접한 트레이스백 회로에 관한 것으로, 대체로 백색 잡음채널에서 경판정복호 보다 연판정 복호가 2-3 dB 정도 부호 이득을 갖는데 연판정 복호화 실현에 용이한 콘볼루션날 부호가 널리 사용되어 왔다. 통신 대역폭은 제한되어 있고 통신 시스템에서 요구하는 성능이 낮은 비트 오율일 경우, 제한된 대역폭에서 요구하는 비트 오율을 해결하기 위해서는 콘볼루션날 부호의 구속장을 증가하는 방법밖에 없는데 구속장 L이 증가함에따라 복호기의 복잡도 및 계산량이 2의 제곱형태로 증가한다. 따라서 본 발명은 성능 열화없이 칩 사이즈 및 복호 시간을 줄일 수 있는 방식으로 시스톨릭(Systolic)알고리즘을 이용하여 비터비(Viterbi) 복호기를 ASIC 으로 구현하는 경우 효과적이다.