公开(公告)号：KR100895301B1

公开(公告)日：2009-05-07

申请号：KR1020070091150

申请日：2007-09-07

Applicant: 한국전자통신연구원 ,  한국정보통신대학교 산학협력단

Inventor： 강호용 ,  최현균 ,  이루다 ,  권율 ,  이만섭 ,  채상훈

IPC: H04L7/00 ,  H04B10/00

Abstract: 클럭 위상 정렬 장치 및 그 방법이 개시된다. 본 발명은 버스트 데이터와 시스템 클럭의 동기를 위해 시스템 클럭의 위상을 정렬하는 장치에 있어서, 기준 클럭을 각각 지연하여 N개의 다중 위상 클럭으로 생성하는 클럭 생성부; 다중 위상 클럭을 이용하여 버스트 데이터를 샘플링하고 타이밍 정렬하는 샘플링부; 데이터 변화가 일어나는 다중 위상을 판별하도록 제어 신호에 따라 타이밍 정렬된 데이터의 각 비트를 이웃 비트와 연산하는 위상 비교부; 위상 비교부에서 출력되는 데이터를 누적하고 누적 결과를 선택신호로 매핑하는 신호 결정부; 선택신호에 따라 N개의 다중 위상 클럭 중 하나를 선택하는 멀티플렉서; 및 버스트 데이터의 시작을 알리는 신호 및 누적 결과를 이용하여 제어 신호를 출력하는 위상 비교부에 출력하는 제어부를 포함함을 특징으로 한다.

公开(公告)号：KR1020080053171A

公开(公告)日：2008-06-12

申请号：KR1020070091150

申请日：2007-09-07

Applicant: 한국전자통신연구원 ,  한국정보통신대학교 산학협력단

Inventor： 강호용 ,  최현균 ,  이루다 ,  권율 ,  이만섭 ,  채상훈

IPC: H04L7/00 ,  H04B10/00

CPC classification number: H04L7/0016 ,  G06F1/04 ,  H04L7/0095

Abstract: A clock phase aligning apparatus and a method thereof are provided to improve the reliability and utility of products by selecting a characteristic adaptable for a system. A clock phase aligning apparatus includes a clock generation unit(100), a sampling unit(200), a phase comparison unit(300), a signal determination unit(400), a multiplexer(600), and a control unit(700). The clock generation unit delays a reference clock and generates N multiple phase clocks. The sampling unit performs a sampling of burst data and aligns a timing of the burst data using the multiple phase clocks. The phase comparison unit calculates a neighboring bit with each bit of the timing-aligned data in response to a control signal to determine a multiple phase having a data change. The signal determination unit accumulates the data outputted from the phase comparison, and maps the accumulated result to a selection signal. The multiplexer selects one of N multiple phase clocks in response to the selection signal. The control unit outputs the control signal using the accumulated result and a signal which indicates the starting of the burst data.

Abstract translation: 提供时钟相位对准装置及其方法，通过选择适用于系统的特性来提高产品的可靠性和效用。 时钟相位对准装置包括时钟产生单元（100），采样单元（200），相位比较单元（300），信号确定单元（400），多路复用器（600）和控制单元（700） 。 时钟发生单元延迟参考时钟并产生N个多相位时钟。 采样单元执行脉冲串数据的采样，并使用多相时钟对齐脉冲串数据的定时。 相位比较单元响应于控制信号计算定时对准数据的每个比特的相邻比特，以确定具有数据改变的多相位。 信号确定单元累积从相位比较输出的数据，并将累积结果映射到选择信号。 复用器响应于选择信号选择N个多相位时钟之一。 控制单元使用累加结果输出控制信号和指示突发数据的开始的信号。