公开(公告)号：KR100849993B1

公开(公告)日：2008-08-01

申请号：KR1020070025406

申请日：2007-03-15

Applicant: 한양대학교 산학협력단

Inventor： 김태환 ,  곽계달 ,  김경록 ,  김재호

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/42324 ,  H01L21/28273 ,  H01L29/66825

Abstract: A NOR flash memory using an asymmetric schottky-barrier and a fabricating method thereof are provided to increase a thermal electron effect and to enhance a writing speed by inducing high doping density around the asymmetric schottky-barrier. A source region(12) is formed by implanting an impurity into a semiconductor substrate(10). A drain region(14) is isolated from a source region on the semiconductor substrate. The drain region is formed by saliciding a metal. A channel region is formed between the source region and the drain region. A floating gate(16) and a control gate(17) are sequentially formed on an upper part of the channel region between the source region and the drain region. A junction depth of the source region is different from a junction depth of the drain region.

Abstract translation: 提供了使用非对称肖特基势垒的NOR闪存及其制造方法，以通过在不对称肖特基势垒周围引起高掺杂密度来增加热电子效应并提高写入速度。 源区域（12）通过将杂质注入到半导体衬底（10）中而形成。 漏极区域（14）与半导体衬底上的源极区域隔离。 漏极区域通过使金属盐化而形成。 在源极区域和漏极区域之间形成沟道区域。 在源极区域和漏极区域之间的沟道区域的上部依次形成浮置栅极（16）和控制栅极（17）。 源极区域的结深不同于漏极区域的结深度。

公开(公告)号：KR100783188B1

公开(公告)日：2007-12-11

申请号：KR1020060051667

申请日：2006-06-09

Applicant: 한양대학교 산학협력단

Inventor： 김태환 ,  정재훈 ,  김재호 ,  김영호

IPC: H01L21/8247 ,  H01L27/115 ,  B82Y10/00

CPC classification number: H01L27/11521 ,  B82Y10/00 ,  H01L27/2463 ,  H01L29/517

Abstract: A flash memory device having a floating gate and a manufacturing method thereof are provided to obtain an effect of a high-capacity memory device by forming spontaneously formed nano-particles in a polyimide. A semiconductor substrate(110) has a drain region(165), and a source region(155). A small-molecule layer(125) is formed on a channel region positioned in an intermediate position between the drain region and the source region. A polymer layer(130) is formed on the small-molecule layer, and nano-particles(120) are dispersed in the polymer layer. A drain electrode(160) is formed on the drain region, and a source electrode(150) is formed on the source region. A gate electrode(140) is formed on the polymer layer.

Abstract translation: 提供具有浮动栅极的闪存器件及其制造方法，以通过在聚酰亚胺中形成自发形成的纳米粒子来获得高容量存储器件的效果。 半导体衬底（110）具有漏极区（165）和源极区（155）。 在位于漏极区域和源极区域之间的中间位置的沟道区域上形成小分子层（125）。 在小分子层上形成聚合物层（130），将纳米粒子（120）分散在聚合物层中。 在漏极区域上形成漏电极（160），在源极区域形成源电极（150）。 在聚合物层上形成栅电极（140）。

公开(公告)号：KR100660161B1

公开(公告)日：2006-12-21

申请号：KR1020050096552

申请日：2005-10-13

Applicant: 한양대학교 산학협력단 ,  삼성전자주식회사

Inventor： 김태환 ,  김영호 ,  김재호 ,  정재훈

IPC: H01L27/115 ,  B82Y10/00

公开(公告)号：KR1020060039603A

公开(公告)日：2006-05-09

申请号：KR1020040088769

申请日：2004-11-03

Applicant: 한양대학교 산학협력단 ,  삼성전자주식회사

Inventor： 김태환 ,  김영호 ,  윤종승 ,  김재호 ,  정재훈 ,  임성근

IPC: H01L27/115 ,  B82Y10/00

CPC classification number: H01L29/788 ,  B82Y10/00 ,  H01L29/42324 ,  H01L29/66825

Abstract: 본 발명은 고분자 박막 내에 자발형성된 Ni
1-x Fe
x (0 1-x Fe
x 나노결정체를 갖는 나노 플로팅 게이트의 제조방법에 따르면 Ni
1-x Fe
x 나노결정체의 크기와 밀도의 조절이 용이하며 이를 통한 나노 플로팅 게이트의 성능을 향상시킬 수 있다. 또한 전기적 , 화학적으로 안정한 나노 플로팅 게이트를 이용함으로써 고효율 저비용의 나노 플로팅 게이트의 메모리 소자 및 그 제조방법을 제공하는 효과가 있다.
플래시 메모리, Ni1-xFex 나노결정체, 플로팅 게이트, 고분자 박막

公开(公告)号：KR101407689B1

公开(公告)日：2014-06-16

申请号：KR1020120020795

申请日：2012-02-29

Applicant: 한양대학교 산학협력단

Inventor： 진언선 ,  김시욱 ,  김재호 ,  김귀다 ,  정슬기

IPC: C12N1/12 ,  C12N11/04 ,  C12Q1/02

Abstract: 본 발명은 알렉산드리움 타마렌스(
Alexandrium tamarense )의 고체 배양 방법에 관한 것으로서, 배지 고형화제가 포함된 액체 배지를 고온가압멸균하는 단계; 상기 고온가압멸균된 배지를 식히고, 굳기 전에 알렉산드리움 타마렌스(
Alexandrium tamarense )를 넣고 혼합하는 단계; 및 상기 혼합된 배지를 굳혀 상기 알렉산드리움 타마렌스를 배양하는 단계를 포함하는 알렉산드리움 타마렌스의 고체 배양 방법을 제공한다. 본 발명의 고체 배양 방법에 의하면, 고체 배지 상에서 알렉산드리움 타마렌스 세포는 1달 내지 2달 동안 배지를 갈아주지 않고도 성장한 바, 세포의 장기간 보관이 용이하고, 단일세포의 순수분리가 용이해지는 효과가 있는 바, 실험실 내 알렉산드리움 타마렌스의 연구에 유용하게 이용될 수 있다.

公开(公告)号：KR1020130070494A

公开(公告)日：2013-06-27

申请号：KR1020120020795

申请日：2012-02-29

Applicant: 한양대학교 산학협력단

Inventor： 진언선 ,  김시욱 ,  김재호 ,  김귀다 ,  정슬기

IPC: C12N1/12 ,  C12N11/04 ,  C12Q1/02

Abstract: PURPOSE: A solid culture method of alexandrium tamarense is provided to ensure easy long-term storage of cells, to easily isolate pure single cell, and to study alexandrium tamarense. CONSTITUTION: A solid culture method of alexandrium tamarense comprises: a step of sterilizing a liquid medium containing a medium solidifier by pressure at high temperature; a step of cooling the medium, and mixing cells of alexandrium tamarense before the medium is solidified; and a step of solidifying the medium and culturing alexandrium tamarense. The medium solidifier contains a mixture of one or more selected from the group consisting of agar, serum, gelatin, silica gel, and albumin. The liquid medium is F2 medium.

Abstract translation: 目的：提供塔玛亚历山大藻固体培养方法，确保细胞长期储存，容易分离纯单细胞，研究塔玛亚历山大藻。 构成：泰山A氏固体培养方法包括：在高温下通过压力对含有中等凝固剂的液体培养基进行灭菌的步骤; 在培养基固化之前冷却培养基的步骤，并混合塔尼玛白葡萄酒的细胞; 并培养培养基并培养塔玛亚历山大藻的步骤。 中等凝固剂含有选自琼脂，血清，明胶，硅胶和白蛋白中的一种或多种的混合物。 液体介质为F2介质。

公开(公告)号：KR100792036B1

公开(公告)日：2008-01-04

申请号：KR1020060100873

申请日：2006-10-17

Applicant: 한양대학교 산학협력단

Inventor： 김태환 ,  김재호 ,  정재훈 ,  김수연 ,  김영호 ,  윤종승

IPC: H01L29/786 ,  B82Y10/00

CPC classification number: H01L51/0083 ,  B82Y10/00 ,  H01L51/0091 ,  H01L51/0545

Abstract: An organic thin film transistor and a method for manufacturing the same are provided to reduce a manufacturing cost by forming an active layer with inexpensive polyimide. An active layer(120) is formed on a gate electrode(110). Metallic nano-particles(130) are distributed in an inside of a polyimide thin film. A source electrode(140) is formed on one side of the active layer. A drain electrode(150) is formed on the other side of the active layer. The gate electrode is formed with a doped silicon substrate. The metallic nano-particles are formed with nano-particles of Ni1-xFex, Au, Ag, Fe, Ni, and Co. An electron migration process is performed to migrate electrons by hopping between the metallic nano-particles distributed on the active layer according to an external voltage applied between the drain electrode and the source electrode.

Abstract translation: 提供一种有机薄膜晶体管及其制造方法，通过以便宜的聚酰亚胺形成有源层来降低制造成本。 在栅电极（110）上形成有源层（120）。 金属纳米颗粒（130）分布在聚酰亚胺薄膜的内部。 源极电极（140）形成在有源层的一侧。 漏极电极（150）形成在有源层的另一侧。 栅电极由掺杂的硅衬底形成。 金属纳米颗粒由Ni1-xFex，Au，Ag，Fe，Ni和Co的纳米颗粒形成。通过在分布在有源层上的金属纳米颗粒之间跳跃来迁移电子的电子迁移过程根据 施加到漏电极和源电极之间的外部电压。

公开(公告)号：KR100736850B1

公开(公告)日：2007-07-10

申请号：KR1020060042299

申请日：2006-05-11

Applicant: 한양대학교 산학협력단

Inventor： 김태환 ,  정재훈 ,  김재호 ,  신재원 ,  이정용

IPC: H01L27/115 ,  H01L21/8247 ,  B82Y10/00

公开(公告)号：KR100719047B1

公开(公告)日：2007-05-16

申请号：KR1020050125643

申请日：2005-12-19

Applicant: 한양대학교 산학협력단 ,  삼성전자주식회사

Inventor： 김태환 ,  김영호 ,  윤종승 ,  김재호 ,  정재훈

IPC: H01L27/115 ,  H01L21/8247 ,  G11C16/04 ,  B82Y10/00

公开(公告)号：KR100666230B1

公开(公告)日：2007-01-09

申请号：KR1020050028902

申请日：2005-04-07

Applicant: 한양대학교 산학협력단

Inventor： 김태환 ,  곽계달 ,  권만구 ,  김재호

IPC: H01L27/115

Abstract: 본 발명은 플래시 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 상부로 다중의 플로팅 게이트를 가진 NAND형 플래시 메모리 소자 및 그 제조 방법에 관한 것이다. 반도체 기판 상에 소자 분리막을 형성하여 미리 설정된 액티브 영역의 상부에 터널 산화막을 형성하는 단계, 상기 터널 산화막의 상부에 다중으로 플로팅 게이트를 증착하는 단계, 상기 최상층의 플로팅 게이트의 상부에 게이트 산화막을 증착하는 단계 및 상기 게이트 산화막의 상부에 컨트롤 게이트를 증착하는 단계를 포함하는 다중 플로팅 게이트를 가진 플래시 메모리 소자 제조 방법에 관한 것이다. 본 발명에 따른 다중 플로팅 게이트를 가진 플래시 메모리는 낮은 전압에서 동작하고, 빠른 쓰기/지우기를 할 수 있으며, 단위 면적당 저장 용량을 크게 할 수 있다.
다중 준위, 플로팅 게이트, 플래시 메모리, 소자