저전력을 소비하는 고-PSRR CMOS 밴드갭 기준 회로

    公开(公告)号:KR101713840B1

    公开(公告)日:2017-03-22

    申请号:KR1020150144053

    申请日:2015-10-15

    Abstract: 본발명은밴드갭기준회로에관한것으로서, 소스가전원부에연결되고, 드레인이제 1 노드에연결되며, 게이트는증폭기의출력단자에연결되는 PMOS 트랜지스터, 상기제 1 노드와제 2 노드사이와상기제 1 노드와제 3 노드사이에각각연결되는제 1 저항및 제 2 저항, 상기제 1 저항및 제 2 저항과병렬로연결된제 1 영점부및 제 2 영점부, 상기제 2 노드에비반전입력단자가연결되고, 상기제 3 노드에반전입력단자가연결되는증폭기, 상기제 2 노드와제 4 노드사이에연결되는제 3 저항, 및에미터가상기제 4 노드및 제 3 노드에각각연결되며, 콜렉터와베이스가접지되는제 1 바이폴라트랜지스터및 제 2 바이폴라트랜지스터를포함하며, 상기제 1 노드의전압을기준전압으로사용하는것을특징으로함으로써, 밴드갭기준회로루프대역폭을줄이지않으면서안정적인밴드갭기준전압을얻을수 있다.

    낮은 공급 전압을 제공하는 고정밀 CMOS 밴드갭 기준 회로
    3.
    发明授权
    낮은 공급 전압을 제공하는 고정밀 CMOS 밴드갭 기준 회로 有权
    CMOS高精度CMOS带隙参考电路,用于提供低电压电压

    公开(公告)号:KR101567843B1

    公开(公告)日:2015-11-11

    申请号:KR1020140035028

    申请日:2014-03-26

    Abstract: 본발명은밴드갭기준회로에관한것으로서, NMOS형트랜지스터및 전류미러회로에연결되는제 1 밴드갭기준회로부, PMOS형트랜지스터에연결되는제 2 밴드갭기준회로부, 및상기제 1 밴드갭기준회로부로부터유도되는제 1 전류와상기제 2 밴드갭기준회로부로부터유도되는제 2 전류를합산하여기준전압을생성하는합산회로부를포함하고, 상기제 1 밴드갭기준회로부가생성하는전압은상기제 2 밴드갭기준회로부가생성하는전압과만곡(curvature)의방향이동일하며, 상기제 1 전류는상기제 2 전류와만곡의방향이반대인것을특징으로함으로써, 온도에영향을받지않는고정밀출력기준전압을제공할수 있다.

    차동 출력을 갖는 델타-시그마 모듈레이터
    4.
    发明公开
    차동 출력을 갖는 델타-시그마 모듈레이터 审中-实审
    具有差分输出的DELTA-SIGMA调制器

    公开(公告)号:KR1020160061808A

    公开(公告)日:2016-06-01

    申请号:KR1020140164693

    申请日:2014-11-24

    Abstract: 차동출력을갖는델타-시그마모듈레이터가개시된다. 상기델타-시그마모듈레이터는, 비반전적분신호와반전적분신호를생성하는스위치드-커패시터적분기를포함한다. 상기스위치드-커패시터적분기는, 제어신호에응답하여입력신호를샘플링하고, 상기제어신호에응답하여상기입력신호및 피드백신호를적분커패시터터를통해적분하는스위치드-커패시터회로와, 상기피드백신호를생성하는피드백회로를포함할수 있다.

    Abstract translation: 公开了具有差分输出的Δ-Σ调制器。 Δ-Σ调制器包括产生非反相积分信号和反相积分信号的开关电容积分器。 开关电容积分器可以包括:开关电容器电路,其响应于控制信号对输入信号进行采样,并响应于控制信号经由积分电容器对输入信号和反馈信号进行积分; 以及产生反馈信号的反馈电路。

    낮은 공급 전압을 제공하는 고정밀 CMOS 밴드갭 기준 회로
    5.
    发明公开
    낮은 공급 전압을 제공하는 고정밀 CMOS 밴드갭 기준 회로 有权
    用于提供低电压的高精度CMOS带宽参考电路

    公开(公告)号:KR1020150111581A

    公开(公告)日:2015-10-06

    申请号:KR1020140035028

    申请日:2014-03-26

    CPC classification number: G05F3/242 G05F3/267 G05F3/30

    Abstract: 본발명은밴드갭기준회로에관한것으로서, NMOS형트랜지스터및 전류미러회로에연결되는제 1 밴드갭기준회로부, PMOS형트랜지스터에연결되는제 2 밴드갭기준회로부, 및상기제 1 밴드갭기준회로부로부터유도되는제 1 전류와상기제 2 밴드갭기준회로부로부터유도되는제 2 전류를합산하여기준전압을생성하는합산회로부를포함하고, 상기제 1 밴드갭기준회로부가생성하는전압은상기제 2 밴드갭기준회로부가생성하는전압과만곡(curvature)의방향이동일하며, 상기제 1 전류는상기제 2 전류와만곡의방향이반대인것을특징으로함으로써, 온도에영향을받지않는고정밀출력기준전압을제공할수 있다.

    Abstract translation: 本发明涉及一种带隙参考电路。 带隙基准电路包括连接到n型金属氧化物半导体(NMOS)晶体管和电流镜电路的第一带隙基准电路单元; 连接到p型金属氧化物半导体(PMOS)晶体管的第二带隙基准电路单元; 以及求和电路单元,对从第一带隙基准电路单元导出的第一电流与从带隙基准电路单元导出的第二电流求和,生成参考电路。 由第一和第二带隙基准电路单元产生的电压具有相同的曲率方向。 第一电流的曲率方向与第二电流的曲率方向相反。 因此,带隙参考电路可以提供高精度的输出参考电压而不受温度的影响。

Patent Agency Ranking