中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

5 records (took 0.032 seconds)

    POWER GENERATION SYSTEMTECHNICAL FIELD
    1.
    发明申请
    POWER GENERATION SYSTEMTECHNICAL FIELD 审中-公开

    公开(公告)号：WO2018193106A1

    公开(公告)日：2018-10-25

    申请号：PCT/EP2018/060216

    申请日：2018-04-20

    Applicant: ABB SCHWEIZ AG

    Inventor： BAECHLE, Matthias ,  WIESER, Rudolf ,  AL-HOKAYEM, Peter ,  ROHR, Eduardo

    IPC: H02P9/14 ,  H02J3/38

    Abstract: The invention relates to a power generation system, comprising a synchronous generator (3) for converting mechanical power into electrical power at an output side configured for connecting an AC power grid (1), a first rectifier (12) and a second rectifier (13) each having an AC side (14) connected to the output side of the generator (3) and a DC side (15), an exciter (9) configured for exciting the, and a selector device (18) having an input side (17) and an output side (19), the input side (17) connected to the DC side (15) of the first rectifier (12) and to the DC side (15) of the second rectifier (13) and the output side (19) connected to the exciter (9), whereby the selector device (18) is configured for switching the DC sides (15) in series or in parallel or for transmitting DC power from the first rectifier (12) and the second rectifier (13) corresponding to an arbitrary split ratio to the output side (19).

    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS
    2.
    发明申请
    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS 审中-公开
    一种用于在变换器电路纠错三个电平开关电源

    公开(公告)号：WO2005124961A1

    公开(公告)日：2005-12-29

    申请号：PCT/CH2005/000203

    申请日：2005-04-11

    Applicant: ABB SCHWEIZ AG ,  KNAPP, Gerold ,  HOCHSTUHL, Gerhard ,  WIESER, Rudolf ,  MEYSENC, Luc

    Inventor： KNAPP, Gerold ,  HOCHSTUHL, Gerhard ,  WIESER, Rudolf ,  MEYSENC, Luc

    IPC: H02H7/122

    CPC classification number: H02H7/1225 ,  H02M1/32 ,  H02M7/487

    Abstract: Es wird ein Verfahren zur Fehlerbehandlung in einer Umrichterschaltung zur Schaltung von drei Spannungsniveaus angegeben, bei dem die Umrichterschaltung ein für jede Phase (R, S, T) vorgesehenes Teilumrichtersystem (1) aufweist, bei dem ein oberer Fehlerstrompfad (A) oder ein unterer Fehlerstrompfad (B) im Teilumrichtersystem (1) detektiert wird, wobei der obere Fehlerstrompfad (A) über den ersten, zweiten, dritten und sechsten Leistungshalbleiterschalter (S1, S2, S3, S6) des Teilumrichtersystems (1) oder über den ersten und fünften Leistungshalbleiterschalter (S1, S5) des Teilumrichtersystems (1) führt und der untere Fehlerstrompfad (B) über den zweiten, dritten, vierten und fünften Leistungshalbleiterschalter (S2, S3, S4, S5) des Teilumrichtersystems (1) oder über den vierten und sechsten Leistungshalbleiterschalter (S4, S6) des Teilumrichtersystems (1) führt und bei dem die Leistungshalbleiterschalter (S1, S2, S3, S4, S5, S6) nach einer Fehlerschaltsequenz geschaltet werden. Zur Vermeidung eines phasenseitigen Kurzschluss sämtlicher Phasen der Umrichterschaltung zur Erreichung eines sicheren Betriebszustandes der Umrichterschaltung im Fehlerfall wird nach der Fehlerschaltsequenz im Falle der Detektion des oberen oder des unteren Fehlerstrompfads (A, B) zunächst der bei der Detektion vorliegende Schaltstatus eines jeden Leistungshalbleiterschalters (S1, S2, S3, S4, S5, S6) festgehalten. Zudem wird im Falle der Detektion des oberen Fehlerstrompfads (A) der erste Leistungshalbleiterschalter (S1) und danach der dritte Leistungshalbleiter (S3) abgeschaltet und im Falle der Detektion des unteren Fehlerstrompfads (B) der vierte Leistungshalbleiterschalter (S4) und danach der zweite Leistungshalbleiter (S2) abgeschaltet.

    Abstract translation: 公开了一种用于故障在转换器电路处理用于切换三个电压电平，其中，所述转换器电路包括用于各相（R，S，T）提供的转换器子系统（1），其中，顶故障电流通路（A）或底故障电流路径的方法 （B）在所述转换器子系统（1），检测其中，经由所述第一，第二，第三和第六功率半导体变换器子系统的开关（S1，S2，S3，S6）的顶部故障电流通路（A）（1）或在第一和第五功率半导体开关（ S1，S5）用于转换器子系统（1）引线，并经由所述第二，第三，第四和第五功率半导体开关（S2，S3，S4，S5）用于转换器子系统底部故障电流路径（B）（1）或（经由第四和第六功率半导体开关S4 中，转换器子系统的S6）（1）导致，并且其中所述功率半导体开关（S1，S2，S3，S4，S5，S6）被连接到一个故障切换序列 ， 为了避免相位侧短路转换器电路的所有相位，以实现在错误的情况下的逆变器电路的安全运行状态中，首先，存在于每个功率半导体开关的检测开关状态（S1，故障检测的顶部或底部故障电流路径的情况下的切换序列（A，B）， S2，S3，S4，S5，S6）记录下来。 此外，第一功率半导体开关（S1），然后将第三功率半导体（S3），在检测到所述顶部故障电流通路（A）的情况下被关断并且在检测到所述底部故障电流路径（B）的第四功率半导体开关（S4）的情况下，然后将第二功率半导体（ S2）被关断。

    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS
    4.
    发明授权
    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS 有权
    VERFAHREN ZUR FEHLERBEHANDLUNG IN EERER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS

    公开(公告)号：EP1756926B1

    公开(公告)日：2007-11-07

    申请号：EP05714745.6

    申请日：2005-04-11

    Applicant: ABB Schweiz AG

    Inventor： KNAPP, Gerold ,  HOCHSTUHL, Gerhard ,  WIESER, Rudolf ,  MEYSENC, Luc

    IPC: H02H7/122 ,  H02M7/48

    CPC classification number: H02H7/1225 ,  H02M1/32 ,  H02M7/487

    Abstract: A method for error handling in a converter circuit for wiring of three voltage levels is disclosed, whereby the converter circuit comprises a partial converter system (1), for each phase (R, S, T), in which an upper error current path (A), or a lower error current path (B) is detected in the partial converter system (1). The upper error current path (A) runs over the first, second, third and sixth power semiconductor switch (S1, S2, S3, S6) of the partial converter system (1), or over the first and fifth power semiconductor switch (S1, S5) of the partial converter system (1) and the lower error current path (B) runs over the second, third, fourth and fifth power semiconductor switch (S2, S3, S4, S5) of the partial converter system (1) or over the fourth and sixth power semiconductor switch (S4, S6) of the partial converter system (1) and, after a error switching sequence the power semiconductor switches (S1, S2, S3, S4, S5, S6) are switched. According to the invention, a phase-side short-circuit of all phases of the converter circuit may be avoided and hence a secure operational state for the converter circuit in the case of an error may be achieved, whereby after the error switch sequence in the case of detection of the upper or the lower error current path (A, B), the switch status of each power semiconductor switch (S1, S2, S3, S4, S5, S6) on said detection is fixed. Furthermore, on detection of the upper error current path (A), the first power semiconductor switch (S1) and then the third power semiconductor (S3) are switched off and, on detection of the lower error current path (B), the fourth power semiconductor switch (S4) and then the second power semiconductor (S2) are switched off.

    Abstract translation: 公开了一种用于三个电压电平接线的变换器电路中的错误处理方法，其中变换器电路包括针对每个相位（R，S，T）的部分变换器系统（1），其中上部错误电流路径 A）或在部分转换器系统（1）中检测到较低的误差电流路径（B）。 上部误差电流路径（A）在部分转换器系统（1）的第一，第二，第三和第六功率半导体开关（S1，S2，S3，S6）上或者在第一和第五功率半导体开关 （1）的所述第二，第三，第四和第五功率半导体开关（S2，S3，S4，S5）上的所述部分变换器系统（1）和所述下部误差电流路径（B） 或通过部分转换器系统（1）的第四和第六功率半导体开关（S4，S6），并且在错误切换序列之后切换功率半导体开关（S1，S2，S3，S4，S5，S6）。 根据本发明，可以避免变换器电路的所有相的相侧短路，并且因此可以实现在出现错误的情况下用于变换器电路的安全操作状态，由此在变换器电路中的错误开关序列 在检测到上或下误差电流通路（A，B）的情况下，在所述检测时每个功率半导体开关（S1，S2，S3，S4，S5，S6）的开关状态是固定的。 此外，在检测到上部误差电流路径（A）时，第一功率半导体开关（S1）然后第三功率半导体（S3）断开，并且在检测到下部误差电流路径（B）时，第四 功率半导体开关（S4），然后第二功率半导体（S2）断开。

    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS
    5.
    发明公开
    VERFAHREN ZUR FEHLERBEHANDLUNG IN EINER UMRICHTERSCHALTUNG ZUR SCHALTUNG VON DREI SPANNUNGSNIVEAUS 有权
    一种用于在变换器电路纠错三个电平开关电源

    公开(公告)号：EP1756926A1

    公开(公告)日：2007-02-28

    申请号：EP05714745.6

    申请日：2005-04-11

    Applicant: ABB Schweiz AG

    Inventor： KNAPP, Gerold ,  HOCHSTUHL, Gerhard ,  WIESER, Rudolf ,  MEYSENC, Luc

    IPC: H02H7/122 ,  H02M7/48

    CPC classification number: H02H7/1225 ,  H02M1/32 ,  H02M7/487

    Abstract: A method for error handling in a converter circuit for wiring of three voltage levels is disclosed, whereby the converter circuit comprises a partial converter system (1), for each phase (R, S, T), in which an upper error current path (A), or a lower error current path (B) is detected in the partial converter system (1). The upper error current path (A) runs over the first, second, third and sixth power semiconductor switch (S1, S2, S3, S6) of the partial converter system (1), or over the first and fifth power semiconductor switch (S1, S5) of the partial converter system (1) and the lower error current path (B) runs over the second, third, fourth and fifth power semiconductor switch (S2, S3, S4, S5) of the partial converter system (1) or over the fourth and sixth power semiconductor switch (S4, S6) of the partial converter system (1) and, after a error switching sequence the power semiconductor switches (S1, S2, S3, S4, S5, S6) are switched. According to the invention, a phase-side short-circuit of all phases of the converter circuit may be avoided and hence a secure operational state for the converter circuit in the case of an error may be achieved, whereby after the error switch sequence in the case of detection of the upper or the lower error current path (A, B), the switch status of each power semiconductor switch (S1, S2, S3, S4, S5, S6) on said detection is fixed. Furthermore, on detection of the upper error current path (A), the first power semiconductor switch (S1) and then the third power semiconductor (S3) are switched off and, on detection of the lower error current path (B), the fourth power semiconductor switch (S4) and then the second power semiconductor (S2) are switched off.

Patent Agency Ranking