公开(公告)号：WO1993014562A1

公开(公告)日：1993-07-22

申请号：PCT/US1993000460

申请日：1993-01-15

Applicant: ALESIS

Inventor： ALESIS ,  BARR, Keith ,  ZAK, Alan ,  RYLE, Marcus ,  BROWN, David ,  LAFKY, Carl

IPC: H03D03/24

CPC classification number: H04L7/10 ,  H04L7/0066 ,  H04L7/033 ,  H04L7/041

Abstract: A digital audio interface protocol carries multiple channels of digital audio information serially between a transmitting digital audio tape recorder and a plurality of receiving recording units. Using a three stage process, the circuitry of the present invention allows the receiving VCO's (708) to 'lock on' to the sampling rate of the serial digital data stream without any explicit sampling information. In a first stage, the VCO frequency is adjusted until a sync pattern is properly received. In a second stage, the VCO frequency is adjusted to oscillate a preselected number of times between sync pattern occurrences. In a third stage, the VCO phase is adjusted to match the phase of the serial data stream.

公开(公告)号：EP0621994B1

公开(公告)日：2003-02-19

申请号：EP93904530.8

申请日：1993-01-15

Applicant: Alesis LLC

Inventor： BARR, Keith ,  ZAK, Alan ,  RYLE, Marcus ,  BROWN, David ,  LAFKY, Carl

IPC: H03D3/24 ,  H04L7/10

CPC classification number: H04L7/10 ,  H04L7/0066 ,  H04L7/033 ,  H04L7/041

公开(公告)号：EP0621994A1

公开(公告)日：1994-11-02

申请号：EP93904530.0

申请日：1993-01-15

Applicant: ALESIS

Inventor： BARR, Keith ,  ZAK, Alan ,  RYLE, Marcus ,  BROWN, David ,  LAFKY, Carl

IPC: G11B20 ,  H03L7 ,  H04L7 ,  H04L25

CPC classification number: H04L7/10 ,  H04L7/0066 ,  H04L7/033 ,  H04L7/041

Abstract: Un protocole d'interface audionumérique achemine de multiples canaux d'informations audionumériques sériellement entre un magnétophone à bande audionumérique émetteur et une pluralité d'unités d'enregistrement réceptrices. A l'aide d'un procédé en trois étapes, le circuit de la présente invention permet aux oscillateurs commandés par tension (708) récepteurs de "se verrouiller" sur la fréquence d'échantillonnage du train de données numériques sériels sans aucune information d'échantillonnage explicite. Dans une première étape, la fréquence de l'oscillateur commandé par tension est ajustée jusqu'à réception correcte d'une configuration de synchronisation. Dans une deuxième étape, la fréquence dudit oscillateur est réglée pour qu'il oscille un nombre présélectionné de fois entre les apparitions de la configuration de synchronisation. Au cours d'une troisième étape, la phase dudit oscillateur est réglée de manière à correspondre à la phase du train de données sérielles.