公开(公告)号：DE102020122831A1

公开(公告)日：2021-03-11

申请号：DE102020122831

申请日：2020-09-01

Applicant: APPLE INC

Inventor： DELAURIER ANTHONY P ,  SWIFT MICHAEL J ,  VALIENT MICHAL ,  HARTOG ROBERT S ,  BERGLAND TYSON J ,  AVKAROGULLARI GOKHAN

IPC: G06T1/60 ,  G06F12/02

Abstract: Es werden Techniken in Bezug auf die Speicherzuordnung für Grafikoberflächen offenbart. In einigen Ausführungsformen ist die Grafikverarbeitungsschaltlogik konfiguriert, um auf eine Grafikoberfläche basierend auf einer Adresse in einem Oberflächenraum zuzugreifen, welcher der Grafikoberfläche zugeordnet ist. In einigen Ausführungsformen ist die erste Übersetzungsschaltlogik konfiguriert, um auf einen oder mehrere Einträge in einem Satz von mehreren Übersetzungseinträgen für Seiten des Oberflächenraums zuzugreifen (wobei die Übersetzungseinträge unter Verwendung von Adressen in einem virtuellen Raum gespeichert werden und Seiten des Oberflächenraums auf den virtuellen Raum abbilden) und Adressinformationen für den Oberflächenraum in Adressinformationen im virtuellen Raum basierend auf einem oder mehreren der Übersetzungseinträge zu übersetzen. In einigen Ausführungsformen ist die Grafikverarbeitungsschaltlogik konfiguriert, um eine Adresse für den Zugriff auf die Grafikoberfläche basierend auf einer Übersetzung durch die erste Übersetzungsschaltlogik bereitzustellen, und ist eine zweite Übersetzungsschaltlogik konfiguriert, um die Adresse im virtuellen Raum in eine Adresse in einem physischen Raum eines Speichers zu übersetzen, der konfiguriert ist, um die Grafikoberfläche zu speichern. Die offenbarten Techniken können in verschiedenen Ausführungsformen eine spärliche Zuordnung großer Grafikoberflächen ermöglichen.

公开(公告)号：DE112020005482T5

公开(公告)日：2022-09-08

申请号：DE112020005482

申请日：2020-10-01

Applicant: APPLE INC

Inventor： DELAURIER ANTHONY P ,  MANN KARL D ,  BERGLAND TYSON J ,  YEUNG WINNIE W

IPC: G06T1/60 ,  G06F12/0888 ,  G06F12/0897

Abstract: Offenbart werden Techniken in Bezug auf eine Komprimierung von Daten. Eine programmierbare Shader-Schaltlogik ist konfiguriert, um Programmanweisungen von Rechenkernen auszuführen, die Pixeldaten schreiben. Ein erster Cache ist konfiguriert, um Pixelschreibdaten von der programmierbaren Shader-Schaltlogik zu speichern, und die erste Komprimierungsschaltlogik ist konfiguriert, um einen ersten Block von Pixelschreibdaten als Reaktion auf eine vollständige Akkumulation des ersten Blocks in der ersten Cache-Schaltlogik zu komprimieren. Eine zweite Cache-Schaltlogik ist konfiguriert, um Pixelschreibdaten von der programmierbaren Shader-Schaltlogik auf einer höheren Ebene in einer Speicherhierarchie zu speichern, und die zweite Komprimierungsschaltlogik ist konfiguriert, um einen zweiten Block von Pixelschreibdaten als Reaktion auf die vollständige Akkumulation des zweiten Blocks in der zweiten Cache-Schaltlogik zu komprimieren. Eine Schreibschaltlogik ist konfiguriert, um den ersten und den zweiten komprimierten Satz von Pixeldaten in einem kombinierten Schreibvorgang in eine höhere Ebene in der Speicherhierarchie zu schreiben.