BESCHLEUNIGUNG VON IN-MEMORY-RECHENARRAYS

    公开(公告)号:DE112022004063T5

    公开(公告)日:2024-10-17

    申请号:DE112022004063

    申请日:2022-08-12

    Applicant: APPLE INC

    Abstract: Eine Vorrichtung schließt eine In-Memory-Rechenschaltung ein, die eine Speicherschaltung einschließt, die konfiguriert ist, um einen Satz von Produkten durch Kombinieren empfangener Eingangswerte mit jeweiligen Gewichtungswerten zu erzeugen, die in Zeilen der Speicherschaltung gespeichert sind, und um den Satz von Produkten zu kombinieren, um einen akkumulierten Ausgabewert zu erzeugen. Die In-Memory-Rechenschaltung kann ferner eine Steuerschaltung und eine Vielzahl von Routingschaltungen einschließen, einschließlich einer ersten Routingschaltung, die mit einem ersten Satz von Zeilen der Speicherschaltung gekoppelt ist. Die Steuerschaltung kann konfiguriert sein, um zu bewirken, dass die erste Routingschaltung Gruppen von Eingangswerten an unterschiedliche des ersten Satzes von Zeilen über eine Vielzahl von Taktzyklen routetl, und dass die Speicherschaltung auf einem Taktzyklus nach der Vielzahl von Taktzyklen einen besonderen akkumulierten Ausgabewert erzeugt, der basierend auf den gerouteten Gruppen von Eingangswerten berechnet wird.

Patent Agency Ranking