公开(公告)号：KR20180052539A

公开(公告)日：2018-05-18

申请号：KR20170148054

申请日：2017-11-08

Applicant: APPLE INC

Inventor： GARG SAURABH ,  SANGHI KARAN ,  PETKOV VLADISLAV ,  SOLOTKE RICHARD

IPC: G06F1/32 ,  G06F9/44 ,  G06F13/42

CPC classification number: G06F1/3287 ,  G06F9/4418

Abstract: 독립적인도메인들내의서브시스템리소스들(예컨대, 클록들, 전력, 및리셋)의격리를위한방법들및 장치가제공된다. 일실시예에서, 시스템의각각의서브시스템은다른서브시스템동작에독립적으로동작하는하나이상의전용전력및 클록도메인들을갖는다. 예를들어, 셀룰러, WLAN 및 PAN 접속성을갖는예시적인모바일디바이스에서, 각각의그러한서브시스템은공통메모리맵핑된버스기능부에접속되지만, 독립적으로동작할수 있다. 개시된아키텍처는유리하게도모바일디바이스들의전력소비제한들을만족시키고, 동시에그러한모바일디바이스들상의고대역폭응용들에대한메모리맵핑된접속성의이익들을제공한다.

公开(公告)号：DE102016200514B4

公开(公告)日：2019-08-14

申请号：DE102016200514

申请日：2016-01-18

Applicant: APPLE INC

Inventor： SANGHI KARAN ,  GARG SAURABH ,  PETKOV VLADISLAV ,  ZHANG HAINING

IPC: G06F11/07

Abstract: Verfahren zum Speichern von Fehlerinformationen zwischen zwei oder mehr unabhängig voneinander betreibbaren Prozessoren, das Verfahren umfassend:Aktivieren eines Hardware-Sicherheitsmechanismus, der eingerichtet ist, um ein Absturzereignis bei einem der zwei oder mehr unabhängig voneinander betreibbaren Prozessoren zu beobachten;Angeben durch den Hardware-Sicherheitsmechanismus, dass das Absturzereignis aufgetreten ist, wobei das Angeben ein automatisches Aufschalten eines Signals an einen anderen der zwei oder mehr unabhängig voneinander betreibbaren Prozessoren umfasst;Einleiten von einem oder mehreren Fehlerwiederherstellungsverfahren, um Fehlerinformationen zu speichern, wobei das Einleiten unabhängig von dem anderen der zwei oder mehr unabhängig voneinander betreibbaren Prozessoren ist; undwenn die Fehlerinformationen gespeichert worden sind, Angeben, dass das eine oder die mehreren Fehlerwiederherstellungsverfahren erfolgreich abgeschlossen sind.

公开(公告)号：DE102016200514A1

公开(公告)日：2016-08-04

申请号：DE102016200514

申请日：2016-01-18

Applicant: APPLE INC

Inventor： SANGHI KARAN ,  GARG SAURABH ,  PETKOV VLADISLAV ,  ZHANG HAINING

IPC: G06F11/07

Abstract: Verfahren und Vorrichtungen für gesteuerte Wiederherstellung von Fehlerinformationen zwischen zwei (oder mehr) unabhängig voneinander betreibbaren Prozessoren. Die vorliegende Offenbarung stellt Lösungen bereit, die Fehlerinformationen im Falle eines fatalen Fehlers erhalten, Zurücksetzbedingungen zwischen unabhängig voneinander betreibbaren Prozessoren koordinieren und einheitliche Frameworks für Fehlerinformationswiederherstellung für einen Bereich möglicher fataler Fehler implementieren. In einer beispielhaften Ausführungsform implementieren ein Anwendungsprozessor (AP) und ein Basisbandprozessor (BB) eine Abbruchabwickler- und Ausschaltabwicklersequenz, welche Fehlerwiederherstellung für einen großen Bereich von Absturzszenerien ermöglichen. In einer Variante ermöglicht es das Aufschalten von Signalen zwischen dem AP und dem BB dem AP, den BB erst zurückzusetzen nachdem Fehlerwiederherstellungsverfahren erfolgreich abgeschlossen worden sind.