公开(公告)号：CN101714098A

公开(公告)日：2010-05-26

申请号：CN200910179752.8

申请日：2009-09-25

Applicant: ARM有限公司

Inventor： K·E·尼伯恩 ,  A·D·赖德 ,  E·格林利-埃文斯

IPC: G06F9/45 ,  G06F11/36

CPC classification number: G06F8/4435 ,  G06F8/443 ,  G06F11/3466 ,  G06F11/3624 ,  G06F11/3636 ,  G06F2201/865

Abstract: 本发明名称为“通过修改跟踪操作减少跟踪开销”。公开了一种编译计算机程序以提高跟踪效率的方法。计算机程序包括用于触发由所述计算机程序生成的跟踪数据的输出的多个跟踪操作，并且编译的方法包括以下步骤：将所述计算机程序变换成形成所述计算机程序的中间版本的代码；分析所述变换的代码；将所述跟踪操作的至少一些替代为修改的跟踪操作；将所述代码变换成适合在数据处理系统上执行的代码；以及生成将所述修改的跟踪操作关联到它们替代的所述跟踪操作的转换数据。

公开(公告)号：CN101529391A

公开(公告)日：2009-09-09

申请号：CN200780039694.8

申请日：2007-08-24

Applicant: ARM有限公司

Inventor： S·A·福德 ,  A·D·赖德 ,  K·E·克尼博恩 ,  E·格林利-埃文斯

IPC: G06F11/36

CPC classification number: G06F11/362 ,  G06F11/3636

Abstract: 提供了非对称多处理器设备(2)，其中相应的从诊断单元(20、22、24)与对应的执行机构(6、8、10)相关联。主诊断单元(26)跟踪线程执行在不同的执行机构(6、8、10)之间的迁移使得该诊断机构(20、22、24、26)能够跟随给定线程的执行并且将该信息提供给程序员。该执行机构(6，8，10)可以是多种多样的，例如通用处理器(6)、直接存储器存取单元(12)、协处理器、VLIW处理器、数字信号处理器(8)和硬件加速器(10)。该非对称多处理器设备(2)还典型地包括非对称存储器分级体系，例如包括全局存储器、共享存储器(16)、专用存储器(18)和高速缓冲存储器(14)中的两个或更多个。

公开(公告)号：CN101529391B

公开(公告)日：2011-06-15

申请号：CN200780039694.8

申请日：2007-08-24

Applicant: ARM有限公司

Inventor： S·A·福德 ,  A·D·赖德 ,  K·E·克尼博恩 ,  E·格林利-埃文斯

IPC: G06F11/36

CPC classification number: G06F11/362 ,  G06F11/3636

Abstract: 提供了非对称多处理器设备(2)，其中相应的从诊断单元(20、22、24)与对应的执行机构(6、8、10)相关联。主诊断单元(26)跟踪线程执行在不同的执行机构(6、8、10)之间的迁移使得该诊断机构(20、22、24、26)能够跟随给定线程的执行并且将该信息提供给程序员。该执行机构(6，8，10)可以是多种多样的，例如通用处理器(6)、直接存储器存取单元(12)、协处理器、VLIW处理器、数字信号处理器(8)和硬件加速器(10)。该非对称多处理器设备(2)还典型地包括非对称存储器分级体系，例如包括全局存储器、共享存储器(16)、专用存储器(18)和高速缓冲存储器(14)中的两个或更多个。