公开(公告)号：CN102656955B

公开(公告)日：2015-04-15

申请号：CN201080034121.8

申请日：2010-07-28

Applicant: ATI科技无限责任公司

Inventor： 安德鲁·雷昂 ,  罗登·托帕西欧 ,  里安·马丁内斯 ,  易普森·罗

IPC: H05K3/00 ,  H01L23/12 ,  H01L23/488 ,  H05K1/02 ,  H05K3/10

CPC classification number: H01L23/49822 ,  B32B37/02 ,  B32B2309/105 ,  B32B2310/0843 ,  B32B2457/00 ,  H01L21/4857 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K3/0035 ,  H05K3/0055 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/09136 ,  Y10T29/49117 ,  Y10T156/10 ,  H01L2224/05599

Abstract: 本发明披露了制造用于电子封装的基板的方法，该基板具有芯层、在芯层第一面上的m层积层以及在芯层第二面上的n层积层，其中m≠n。该方法包括：在第一面上形成m层积层中的(m-n)层，然后形成n对积层，该n对积层中的每对包括形成在第二面上的n层积层中的一层以及形成在第一面上的m层积层的剩余n层中的一层。每层积层包括介电层以及形成在其上的导电层。本发明披露的方法通过避免在基板制造期间对介电材料重复去钻污以保护每层积层中的介电层不被过度去钻污。

公开(公告)号：CN102656955A

公开(公告)日：2012-09-05

申请号：CN201080034121.8

申请日：2010-07-28

Applicant: ATI科技无限责任公司

Inventor： 安德鲁·雷昂 ,  罗登·托帕西欧 ,  里安·马丁内斯 ,  易普森·罗

IPC: H05K3/00 ,  H01L23/12 ,  H01L23/488 ,  H05K1/02 ,  H05K3/10

CPC classification number: H01L23/49822 ,  B32B37/02 ,  B32B2309/105 ,  B32B2310/0843 ,  B32B2457/00 ,  H01L21/4857 ,  H01L2224/05571 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2924/00014 ,  H01L2924/15311 ,  H05K3/0035 ,  H05K3/0055 ,  H05K3/4602 ,  H05K3/4644 ,  H05K2201/09136 ,  Y10T29/49117 ,  Y10T156/10 ,  H01L2224/05599

Abstract: 本发明披露了制造用于电子封装的基板的方法，该基板具有芯层、在芯层第一面上的m层积层以及在芯层第二面上的n层积层，其中m≠n。该方法包括：在第一面上形成m层积层中的(m-n)层，然后形成n对积层，该n对积层中的每对包括形成在第二面上的n层积层中的一层以及形成在第一面上的m层积层的剩余n层中的一层。每层积层包括介电层以及形成在其上的导电层。本发明披露的方法通过避免在基板制造期间对介电材料重复去钻污以保护每层积层中的介电层不被过度去钻污。