PROCESSOR FOR PROCESSING DIGITAL DATA WITH PIPELINED BUTTERFLY OPERATOR FOR THE EXECUTION OF AN FFT/IFFT AND TELECOMMUNICATION DEVICE
    1.
    发明申请
    PROCESSOR FOR PROCESSING DIGITAL DATA WITH PIPELINED BUTTERFLY OPERATOR FOR THE EXECUTION OF AN FFT/IFFT AND TELECOMMUNICATION DEVICE 审中-公开
    用于处理数字数据的处理器,用于执行FFT / IFFT和电信设备的管道操作器

    公开(公告)号:WO2011154642A3

    公开(公告)日:2012-12-20

    申请号:PCT/FR2011051250

    申请日:2011-05-31

    CPC classification number: G06F17/142 H03M13/3905 H03M13/4107 H04L27/265

    Abstract: This processor (80) for processing digital data comprises at least one butterfly operator (82) for the execution of a fast Fourier transform computation, this butterfly operator exhibiting a pipelined architecture for the clocked reception and clocked processing of input data (A, B, C) at the tempo of a clock signal. This pipelined architecture comprises a plurality of elements (R1,..., R11, 36, 38, 40, 42, 46, 48, 50, 84') including hardware modules for addition, subtraction and multiplication and links for the clocked transmission of data between these modules. At least one element (48, 50, 84') of this pipelined architecture is configurable with the aid of at least one programmable parameter, between a first configuration in which the butterfly operator carries out said fast Fourier transform computation and a second configuration in which the butterfly operator carries out a computation of metrics of an implementation of a channel decoding algorithm.

    Abstract translation: 用于处理数字数据的处理器(80)包括用于执行快速傅里叶变换计算的至少一个蝶形运算器(82),该蝶形运算器呈现用于时钟接收的流水线架构和对输入数据(A,B, C)以时钟信号的速度。 这种流水线架构包括多个元件(R1,...,R11,36,38,40,42,46,48,50,84'),包括用于加法,减法和乘法的硬件模块以及用于时钟传输的链路 这些模块之间的数据。 该流水线架构的至少一个元件(48,50,84')借助于至少一个可编程参数可配置,蝶形运算器执行所述快速傅里叶变换计算的第一配置和第二配置 蝶形运算符执行信道解码算法的实现的度量的计算。

    Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé

    公开(公告)号:FR3115930A1

    公开(公告)日:2022-05-06

    申请号:FR2011082

    申请日:2020-10-29

    Abstract: Diode électroluminescente à structure de contact tridimensionnelle, écran d’affichage et procédé de fabrication associé L’invention concerne notamment une diode électroluminescente (1) comprenant une couche inférieure (2), une couche supérieure (3) et, entre les deux, une structure émissive (4) apte à émettre un rayonnement lumineux lorsqu’elle est traversée par un courant électrique. La couche supérieure (3) est délimitée par une surface supérieure (30), par laquelle sort une partie au moins dudit rayonnement lumineux. La couche inférieure (2) est délimitée par une surface inférieure (20) d’injection de charges électriques. L’une au moins desdites surfaces (30) forme une structure tridimensionnelle non-plane présentant des motifs en creux (13) ou en saillie, cette surface étant recouverte par une structure de contact (10), formée d’un ou plusieurs matériaux électriquement conducteurs, et qui s’étend contre ladite surface (30), en épousant cette surface non-plane. Figure à publier avec l’abrégé : Figure 2

    PROCESSEUR DE TRAITEMENT DE DONNEES NUMERIQUES A OPERATEUR PAPILLON CONFIGURABLE ENTRE UN CALCUL DE FFT/IFFT ET UN DECODAGE CANAL ET DISPOSITIF DE TELECOMMUNICATION CORRESPONDANT

    公开(公告)号:FR3010556A1

    公开(公告)日:2015-03-13

    申请号:FR1358640

    申请日:2013-09-09

    Abstract: Ce processeur (80) de traitement de données numériques comporte au moins un opérateur papillon (82) configurable entre une première configuration dans laquelle l'opérateur papillon réalise un calcul de transformée de Fourier rapide et une seconde configuration dans laquelle l'opérateur papillon réalise un calcul de métriques d'une implémentation d'un algorithme de décodage canal. Cet opérateur papillon présente une architecture comportant des modules matériels d'addition/soustraction (40', 42', 48', 50'), chacun incluant plusieurs modules élémentaires d'addition/soustraction. Ces modules matériels d'addition/soustraction (40', 42', 48', 50') sont configurables à l'aide d'au moins un paramètre programmable (cmd) pour la sélection d'une dynamique d'addition/soustraction parmi plusieurs dynamiques d'addition/soustraction possibles entre une dynamique maximale selon laquelle un calcul unique d'addition/soustraction à taille maximale des opérandes est réalisé par l'ensemble des modules élémentaires en cascade et une dynamique minimale selon laquelle plusieurs calculs indépendants d'addition/soustraction à taille minimale des opérandes sont réalisés par chacun des modules élémentaires en parallèle.

    PROCESSEUR DE TRAITEMENT DE DONNEES NUMERIQUES A OPERATEUR PAPILLON EN PIPELINE POUR L'EXECUTION D'UNE FFT/IFFT ET DISPOSITIF DE TELECOMMUNICATION

    公开(公告)号:FR2960990A1

    公开(公告)日:2011-12-09

    申请号:FR1054458

    申请日:2010-06-07

    Abstract: Ce processeur (80) de traitement de données numériques comporte au moins un opérateur papillon (82) pour l'exécution d'un calcul de transformée de Fourier rapide, cet opérateur papillon présentant une architecture en pipeline pour la réception et le traitement cadencés de données d'entrée (A, B, C) au rythme d'un signal d'horloge. Cette architecture en pipeline comporte une pluralité d'éléments (R1,...,R11, 36, 38, 40, 42, 46, 48, 50, 84') incluant des modules matériels d'addition, soustraction et multiplication et des liens de transmission cadencée de données entre ces modules. Au moins un élément (48, 50, 84') de cette architecture en pipeline est configurable à l'aide d'au moins un paramètre programmable, entre une première configuration dans laquelle l'opérateur papillon réalise ledit calcul de transformée de Fourier rapide et une seconde configuration dans laquelle l'opérateur papillon réalise un calcul de métriques d'une implémentation d'un algorithme de décodage canal.

    PROCEDE DE TRANSMISSION D'UN PLAN DE FREQUENCES DANS UN SYSTEME DE TELECOMMUNICATION

    公开(公告)号:FR3033109A1

    公开(公告)日:2016-08-26

    申请号:FR1551405

    申请日:2015-02-19

    Abstract: L'invention concerne un procédé de transmission de données à distance sur un spectre de fréquences divisé en une pluralité de canaux élémentaires distincts, entre un premier dispositif (12) et un deuxième dispositif (14) , comprenant la transmission par le premier dispositif d'un premier signal comprenant une succession de premières données par modulation des premières données simultanément sur plusieurs canaux élémentaires de la pluralité de canaux élémentaires et la transmission d'un deuxième signal représentatif d'un plan d'utilisation de la pluralité des canaux élémentaires comprenant une succession de deuxièmes données au moins par modulation de toutes les deuxièmes données sur un canal élémentaire unique parmi lesdits plusieurs canaux élémentaires.

    METHODE D'IDENTIFICATION ET DE DETECTION D'UN SIGNAL RADIO POUR SYSTEME DE COMMUNICATION OPPORTUNISTE

    公开(公告)号:FR2988245A1

    公开(公告)日:2013-09-20

    申请号:FR1252326

    申请日:2012-03-15

    Abstract: La présente invention concerne une méthode d'identification d'un signal RF pour un système radio opportuniste. L'identification du signal est obtenue à l'aide d'un tatouage numérique effectué en aval de la modulation numérique des symboles à transmettre. L'invention concerne également une méthode de détection d'un signal RF ainsi tatoué. La méthode d'identification consiste à démoduler le signal RF reçu en bande de base (210), à le convertir numériquement (220) et à effectuer une corrélation du signal numérique ainsi obtenu avec une signature numérique prédéterminée (230). Les valeurs de corrélation sont moyennées grâce à un filtre récursif (240) et la valeur maximale des valeurs moyennes en sortie du filtre (250) est comparée à un seuil pour décider si le signal RF est présent (260).

Patent Agency Ranking