-
1.发明专利
公开(公告)号：DE102008011265B4
公开(公告)日：2015-10-22
申请号：DE102008011265
申请日：2008-02-27
Applicant: DOWA ELECTRONICS MATERIALS CO
Inventor： OSHIKA YOSHIKAZU , HASHIMOTO MUNENORI , NAKANO MASAYUKI
IPC: H01L21/58 , H01L23/14 , H01L23/488 , H05K3/34
Abstract: Verfahren zum Herstellen eines Substrats (1; 10, 10a) zum Bonden von Vorrichtungen, das ein Substrat (2) und eine auf dem Substrat (2) gebildete bleifreie gebildete Lötschicht (5, 5a, 5b; 14) umfasst, wobei eine Lötschicht (5, 5a, 5b; 14) mit einem Gewichtsverhältnis Au:Sn von 70:30 in einer nicht eutektischen Legierung auf dem Substrat (2) gebildet wird und nach dem Bilden der Lötschicht (5, 5a, 5b; 14) auf dem Substrat (2) eine Wärmebehandlung in einer Reduktionsatmosphäre mit einer verdünnten Reduktionsgaskonzentration von mindestens 90% ausgeführt wird, wodurch die Lötschicht (5, 5a, 5b; 14) in zwei Schichten getrennt wird, die verschiedene Schmelzpunkte aufweisen, wobei die Lötschicht (5, 5a, 5b; 14) aus zwei Schichten mit den Bestandteilen Gold und Zinn als Hauptbestandteilen gebildet wird, wobei die untere Schicht (5d) der Lötschicht (5, 5a, 5b; 14) aus einer AuSn-Phase gebildet wird, wobei die obere Schicht (5c) der Lötschicht (5, 5a, 5b; 14) aus einer Au5Sn-Phase gebildet wird, wobei die Behandlungstemperatur der Wärmebehandlung mehr als 150°C beträgt und niedriger als die eutektische Reaktionstemperatur liegt und wobei die Sauerstoffkonzentration an der Oberfläche der oberen Schicht (5c) 30% oder weniger der Konzentration des Zinns beträgt.
-
公开(公告)号：DE112006000771B4
公开(公告)日：2012-05-31
申请号：DE112006000771
申请日：2006-03-28
Applicant: DOWA ELECTRONICS MATERIALS CO
Inventor： OSHIKA YOSHIKAZU
Abstract: Verfahren zur Herstellung eines Si-dotierten GaAs-Einkristall-Ingots (33), in welchem: GaAs-Rohmaterial (31B), Si als ein Dotierungsmittel-Rohmaterial (39) und B2O3 als ein Rohmaterial für ein flüssiges Versiegelungsmittel (32) in einen Schmelztiegel (11), der einen zylindrischen Bereich (12) und einen konischen Bereich (13) umfasst, eingebracht und dann erwärmt werden; die Rohmaterialien geschmolzen werden; eine Schicht des flüssigen Versiegelungsmittels (32) auf der GaAs-Rohmaterial-Schmelzenschicht platziert wird; und danach ein vorgeschriebenes Kristallwachstum durchgeführt wird, wobei das Verfahren zur Herstellung eines Si-dotierten GaAs-Einkristall-Ingots (33) umfasst: einen Schritt zur Herstellung des GaAs-Rohmaterials (31B), synthetisiert in einer im Wesentlichen der Innengestalt des Schmelztiegels entsprechenden Gestalt, welche einen zylindrischen Bereich (35) und einen verkürzten konischen Bereich (36) umfasst, der an dem unteren Ende des zylindrischen Bereichs (35) angeordnet ist und einen Neigungswinkel hat, der in das Inn (11) passt, und wobei das GaAs-Rohmaterial (31B) eine Platte (37) in der Gestalt eines Teigrings...
-
公开(公告)号：DE102004015863B4
公开(公告)日：2013-01-17
申请号：DE102004015863
申请日：2004-03-31
Applicant: DOWA ELECTRONICS MATERIALS CO
Inventor： NAKAMURA RYOICHI , OSHIKA YOSHIKAZU
Abstract: Herstellungsverfahren eines Silizium-dotierten Galliumarsenideinkristallblock, wobei ein Saatkristall (5), ein Galliumarsenidrohmaterial, ein Siliziumrohmaterial als Dotierstoff und ein Rohmaterial für eine Flüssigkeitseinlagerung in einem Schmelztiegel (4) angeordnet sind; wobei nach dem Schmelzen dieser Rohmaterialien so, dass eine Flüssigkeitseinlagerungsschicht auf einer geschmolzenen Flüssigkeitsschicht aus Galliumarsenidrohmaterial angeordnet ist, eine Rühreinrichtung in der Flüssigkeitseinlagerungsschicht angeordnet wird, und ein vorbestimmter Kristall hergestellt wird, während die Flüssigkeitseinlagerungsschicht bewegt wird, wobei die Rühreinrichtung an einer Position angeordnet wird, an der 20 mm > h > 0 mm erfüllt ist, wenn ein Raumbereich zwischen einer Grenzfläche (18) der geschmolzenen Flüssigkeitsschicht aus Galliumarsenidrohmaterial und der Flüssigkeitseinlagerungsschicht, und einem unteren Ende der Rühreinrichtung als h festgelegt ist, wobei der Silizium-dotierte Galliumarsenideinkristallblock wächst, während die Flüssigkeitseinlagerung durch die Rühreinrichtung bewegt wird, und die Ungleichung 20 mm > h > 0 mm erfüllt ist durch schrittweises oder kontinuierliches Anheben der Rühreinrichtung entsprechend dem Anstieg der Grenzfläche (18), welcher durch das...
-
公开(公告)号：DE102008011265A1
公开(公告)日：2008-08-28
申请号：DE102008011265
申请日：2008-02-27
Applicant: DOWA ELECTRONICS MATERIALS CO
Inventor： OSHIKA YOSHIKAZU , HASHIMOTO MUNENORI , NAKANO MASAYUKI
IPC: H01L23/488 , H01L21/52
Abstract: A solder layer and an electronic device bonding substrate having high bonding strength of a device and low bonding failure even by a simplified bonding method of a device to a substrate and a method for manufacturing the same are provided. A device bonding substrate 1 including a substrate 2 and a lead free solder layer 5 formed on said substrate has a solder layer 5 consisting of a plurality of layers having mutually different phases, and oxygen concentration on the upper surface of the solder layer is lower than 30 atomic % of the concentration of the metal component which is the most oxidizable among the metal components making up the upper layer of the solder layer 5. Carbon concentration on the upper surface of the solder layer 5 may be lower than 10 atomic % of the concentration of the metal component which is the most oxidizable among the metal components making up the upper layer of the solder layer.
-
公开(公告)号：DE102007015115A1
公开(公告)日：2007-10-25
申请号：DE102007015115
申请日：2007-03-29
Applicant: DOWA ELECTRONICS MATERIALS CO
Inventor： OSHIKA YOSHIKAZU , NAKANO MASAYUKI , HASHIMOTO MUNENORI
IPC: H01L23/488 , H01L33/32 , H01L33/62
Abstract: A solder layer and an electronic device bonding substrate using the layer are provided which avoid deteriorating qualities of the electronic device to be bonded. In a solder layer 14 free from lead and formed on a substrate 11 or an electronic device bonding substrate 10 having such a solder layer, the solder layer 14 has a specific resistance of not more than 0.4 &OHgr;·μm. The electronic device bonding substrate 10 can have a thermal resistance of not more than 0.5 K/W and a thickness of not more than 10 μm. Then, voids contained in the solder layer 14 have a maximum diameter of not more than 0.5 μm and the substrate can be a submount substrate.
-
Patent Agency Ranking
公开(公告)号：JP2012084660A
公开(公告)日：2012-04-26
申请号：JP2010228717
申请日：2010-10-08
Applicant: Dowa Electronics Materials Co Ltd , Dowaエレクトロニクス株式会社
Inventor： OSHIKA YOSHIKAZU
IPC: H01L21/205 , C23C16/458 , H01L33/32
Abstract: PROBLEM TO BE SOLVED: To obtain a compound semiconductor wafer with a high crystallinity and a uniform in-plane Al composition distribution by using a horizontal type MOCVD (Metal Organic Chemical Vapor Deposition) furnace rotating a substrate under a reaction gas.SOLUTION: Although it is obvious that the uniformity of composition (an x value) in a film thickness direction can be enhanced by enhancing a revolution speed, this can not bring a sufficient crystallinity of a growth layer (AlGaN). On the other hand, in an epitaxial growth method of the embodiment, revolution is performed in a condition by which the uniformity of composition in the film thickness direction does not become optimum to improve the crystallinity of the growth layer. In the case that a speed ratio (a ratio of reaction gas flow flux and an alternating speed of a substrate at a growth temperature (a substrate temperature)) in an actual state is more than 172.0 and equal to or less than 859.8, and that the number of growth atomic layers per rotation is 10 or more, an especially excellent result (a high crystallinity and a high carrier concentration) can be obtained.
Abstract translation: 解决的问题：通过使用在反应气体下旋转基板的水平型MOCVD（金属有机化学气相沉积）炉，获得具有高结晶度和均匀的面内Al组分分布的化合物半导体晶片。 解决方案：尽管通过提高转速可以提高膜厚度方向上的组成（x值）的均匀性，但是这不能带来生长层（AlGaN）的足够的结晶度。 另一方面，在本实施方式的外延生长方法中，为了提高生长层的结晶性，在膜厚方向的组成的均匀性不成为最佳的条件下进行转动。 在实际状态下的速比（反应气体流量和生长温度（基板温度）的基板的交替速度）的比率大于172.0且为859.8以下的情况下， 每旋转的生长原子层数为10个以上，可以得到特别优异的结果（高结晶度和高载流子浓度）。 版权所有（C）2012，JPO＆INPIT
-
7.发明专利METHOD FOR PRODUCING P-TYPE AlGaN LAYER, AND GROUP III NITRIDE SEMICONDUCTOR LIGHT-EMITTING ELEMENT 有权生产P型AlGaN层的方法和III族氮化物半导体发光元件
公开(公告)号：JP2011142317A
公开(公告)日：2011-07-21
申请号：JP2010275128
申请日：2010-12-09
Applicant: Dowa Electronics Materials Co Ltd , Dowaエレクトロニクス株式会社
Inventor： OSHIKA YOSHIKAZU , MATSUURA TETSUYA
IPC: H01L21/205 , C23C16/34 , H01L33/32
CPC classification number: H01L33/325 , C23C16/303 , C23C16/45523 , H01L21/02458 , H01L21/0254 , H01L21/02579 , H01L21/0262 , H01L33/007
Abstract: PROBLEM TO BE SOLVED: To provide: a p-type AlGaN layer that has improved carrier concentration and improved luminous output; a method for producing the same; and a group III nitride semiconductor light-emitting element.
SOLUTION: The method for producing the p-type AlGaN layer is characterized in that a p-type Al
x Ga
1-x N layer (0≤x 1 (0≤A
1 ), a group V material gas is supplied at a group V material gas flow rate B
1 (0 1 ), and a gas that contains magnesium is supplied at an Mg-containing gas flow rate C
1 (0 1 ), and a second step in which the group III material gas is supplied at a group III material gas flow rate A
2 (0 2 ), the group V material gas is supplied at a group V material gas flow rate B
2 (0 2 ), and the gas that contains magnesium is supplied at an Mg-containing gas flow rate C
2 (0 2 ), the group III material gas flow rate A
1 being a flow rate at which the p-type Al
x Ga
1-x N layer is not grown, while satisfying A
1 ≤0.5A
2 .
COPYRIGHT: (C)2011,JPO&INPITAbstract translation: 要解决的问题：提供：具有改善的载流子浓度和改善的发光输出的p型AlGaN层; 其制造方法; 和III族氮化物半导体发光元件。 解决方案：用于制造p型AlGaN层的方法的特征在于，p型Al x SB层（0≤x< 1）通过多次重复第一步骤，其中以III组材料气体流量A <1> （0≤A
1 < / SB>），V族材料气体以V族材料气体流量B （0 1 ）供给，含有镁的气体为 以含Mg气体流量C 1 （0 1 ）供给的第二步骤，其中第III族材料气体以III族材料供给 气体流量A 2 （0 2 ），第V族材料气体以V组材料气体流量B 2 （0 2 ），含有镁的气体以含Mg气体流量C 2 >），作为p型Al xS N的流量的III族材料气体流量A 1 层不生长， 满足A 1 ≤0.5A 2 。 版权所有（C）2011，JPO＆INPIT -
公开(公告)号：JP2009146982A
公开(公告)日：2009-07-02
申请号：JP2007320681
申请日：2007-12-12
Applicant: Dowa Electronics Materials Co Ltd , Dowaエレクトロニクス株式会社
Inventor： ARAKI TAKASHI , OSHIKA YOSHIKAZU
CPC classification number: H01L2224/32245 , H01L2224/48091 , H01L2224/48247 , H01L2224/73265 , H01L2924/3025 , H01L2924/00014 , H01L2924/00
Abstract: PROBLEM TO BE SOLVED: To obtain a lamp device having high heat radiation performance and high light-emitting characteristics while maintaining versatility of the lamp, and to obtain a manufacturing method thereof.
SOLUTION: The LED lamp formed by molding a lead frame having an LED such as a shell-like lamp with a resin has a lead frame (A) on a side having an LED attaching portion for attaching an LED and a lead frame (B) on a side connected to the LED using a wire, wherein an insulative thermal conductive carrier is provided so as to connect the lead frames (A) and (B). With this configuration, the lead frame (B) having no LED thereon is thermally connected and sufficiently works as a heat dissipation path. The insulative thermal conductive carrier contains a highly conductive powder such as AlN.
COPYRIGHT: (C)2009,JPO&INPITAbstract translation: 要解决的问题：为了获得具有高散热性能和高发光特性同时保持灯的多功能性的灯具，并获得其制造方法。 解决方案：通过将具有诸如壳状灯的LED的引线框通过树脂成型而形成的LED灯在具有用于附接LED的LED附接部分的一侧上具有引线框架（A），并且引线框架 （B）在使用导线连接到LED的一侧上，其中提供绝缘导热载体以连接引线框架（A）和（B）。 利用这种结构，不具有LED的引线框架（B）被热连接并充分地用作散热路径。 绝缘导热载体含有高导电性粉末如AlN。 版权所有（C）2009，JPO＆INPIT
-
9.发明专利Si-DOPED GaAs SINGLE CRYSTAL INGOT AND PROCESS FOR PRODUCING THE SAME, AND Si-DOPED GaAs SINGLE CRYSTAL WAFER PRODUCED FROM THE Si-DOPED GaAs SINGLE CRYSTAL INGOT 有权硅掺杂GaAs单晶及其制造方法，以及由Si掺杂的GaAs单晶INIGOT生产的Si-DOPED GaAs单晶体
公开(公告)号：JP2012006829A
公开(公告)日：2012-01-12
申请号：JP2011171756
申请日：2011-08-05
Applicant: Dowa Electronics Materials Co Ltd , Dowaエレクトロニクス株式会社
Inventor： OSHIKA YOSHIKAZU
CPC classification number: C30B29/42 , C30B11/00 , C30B27/00 , Y10T428/24355 , Y10T428/268
Abstract: PROBLEM TO BE SOLVED: To provide an Si-doped GaAs single crystal ingot, which has a low crystallinity value as measured in terms of etch pit density (EPD) per unit area and has good crystallinity, and a process for producing the Si-doped GaAs single crystal ingot.SOLUTION: A GaAs compound material is synthesized in a separate synthesizing oven. An Si dopant is inserted into the compound material to prepare a GaAs compound material 31B with the Si dopant included therein. The position of insertion of the Si dopant is one where, when the GaAs compound material is melted, the temperature is below the average temperature. After a seed crystal is inserted into a crucible for a device for single crystal growth, the GaAs compound material 31B with the Si dopant included therein and a liquid sealing agent 32 are introduced into the crucible. The crucible is set in the device 1 for single crystal growth, where the mixture is heat melted and, while stirring the liquid sealing compound, the melt is solidified by a vertical temperature gradient method and the crystal is grown to prepare an Si-doped GaAs single crystal ingot 33.
Abstract translation: 要解决的问题：提供一种Si掺杂的GaAs单晶锭，其具有根据每单位面积的蚀刻坑密度（EPD）测量的低结晶度值并且具有良好的结晶度，以及用于生产 Si掺杂GaAs单晶锭。 解决方案：在单独的合成炉中合成GaAs复合材料。 将Si掺杂剂插入到复合材料中以制备其中包含Si掺杂剂的GaAs化合物材料31B。 Si掺杂剂的插入位置是当GaAs化合物材料熔化时温度低于平均温度的位置。 将籽晶插入用于单晶生长装置的坩埚中后，将含有Si掺杂剂的GaAs化合物材料31B和液体密封剂32引入坩埚中。 将坩埚放置在用于单晶生长的装置1中，其中混合物被热熔化，并且在搅拌液体密封化合物的同时，通过垂直温度梯度法使熔体固化，并且生长晶体以制备掺杂Si的GaAs 单晶锭33.版权所有（C）2012，JPO＆INPIT
-
公开(公告)号：JP2011249843A
公开(公告)日：2011-12-08
申请号：JP2011179162
申请日：2011-08-18
Applicant: Dowa Electronics Materials Co Ltd , Dowaエレクトロニクス株式会社
Inventor： OSHIKA YOSHIKAZU , MATSUURA TETSUYA
IPC: H01L33/32 , H01L21/205 , H01L21/338 , H01L29/778 , H01L29/812
CPC classification number: H01L33/12 , H01L21/02389 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L29/2003 , H01L29/66462 , H01L29/7787 , H01L33/007 , H01L33/04 , H01L33/32 , H01S5/32341 , H01S2301/173
Abstract: PROBLEM TO BE SOLVED: To provide a semiconductor device in which the flatness and the crystallinity of a functional laminate are improved, by an effective inheritance of the flatness and the crystallinity improved in a buffer, and to provide a method of manufacturing the same.SOLUTION: A semiconductor device 100 comprises a buffer 2 and a functional laminate 3 including a plurality of nitride semiconductor layers, on a substrate 1. The functional laminate 3 includes a first AlGaN layer 4 (0≤x
Abstract translation: 解决问题的方案：提供一种其功能层叠体的平坦度和结晶度提高的半导体装置，通过缓冲液中的平坦度和结晶度的有效遗传改善，并提供制造方法 相同。 解决方案：在基板1上，半导体器件100包括缓冲器2和包括多个氮化物半导体层的功能层压体3。功能层压体3包括第一Al
x < 在缓冲器2侧的n型或i型的SB> Ga 1-x N层4（0≥x<1）.Al z 1-z N调整层5（x-0.05≥z≥x+0.05,0≥z<1），其基本上 与第一个Al 1-x N层4相同的Al含量，并且包含p型杂质 2和功能性层叠体3.缓冲器2包括Al层（0≥α≥1）的Al 1-α N层 ）在功能层3的至少一侧.Al 1-α的Al含量α之间的差异 > N层，并且第一Al 1-x N层4的Al含量x为0.1以上。 版权所有（C）2012，JPO＆INPIT
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.029 seconds)
