公开(公告)号：DE112010003116T5

公开(公告)日：2012-10-04

申请号：DE112010003116

申请日：2010-07-22

Applicant: GLOBALFOUNDRIES INC

Inventor： CHO HYUNJIN

IPC: G11C11/412 ,  H01L21/8244 ,  H01L27/11

Abstract: Eine lastfreie statische Speicherzelle für wahlfreien Zugriff (200) enthält 4 Transistoren (202, 204, 206, 208). Der erste Transistor (202) besitzt einen Gateanschluss (220), der einer Wortleitung entspricht, einen Source/Drain-Anschluss (222), der einer ersten Bitleitung (212) entspricht, und einen Drain/Source-Anschluss (224), der einem ersten Speicherknoten (226) entspricht. Der zweite Transistor (204) besitzt einen Gateanschluss (230), der der Wortleitung (210) entspricht, einen Source/Drain-Anschluss (232), der einer zweiten Bitleitung (214) entspricht, und einen Drain/Source-Anschluss (234), der einem zweiten Speicherknoten (236) entspricht. Der dritte Transistor (206) besitzt einen Gateanschluss (240), der mit dem zweiten Speicherknoten (236) verbunden ist, einen Drain-Anschluss (242), der mit dem ersten Speicherknoten (226) verbunden ist, einen Source-Anschluss (244), der einer Referenzspannung entspricht, und einen Körperanschluss (246), der direkt mit dem dritten Gateanschluss (240) verbunden ist. Der vierte Transistor (208) besitzt einen Gateanschluss (250), der mit dem ersten Speicherknoten (226) verbunden ist, einen Drain-Anschluss (252), der mit dem zweiten Speicherknoten (236) verbunden ist, einen Source-Anschluss (254), der der Referenzspannung entspricht, und einen Körperanschluss (256), der direkt mit dem vierten Gateanschluss (250) verbunden ist.