公开(公告)号：DE102012217578B4

公开(公告)日：2016-07-28

申请号：DE102012217578

申请日：2012-09-27

Applicant: GLOBALFOUNDRIES INC

Inventor： HOULE ROBERT M ,  LAMPHIER STEVEN H ,  PILO HAROLD

IPC: G11C5/14 ,  G11C8/08 ,  G11C11/413

Abstract: Eine Einheit, aufweisend: – ein Speicher-Array (100), das eine Mehrzahl von Zellen (105), die in Zeilen und Spalten angeordnet sind, – eine Mehrzahl von wahren Bitleitungen BLT), die jeweils mit einer Spalte des Speicher-Array (100) verbunden sind, und eine Mehrzahl von komplementären Bitleitungen BTC), die in der gleichen Spalte wie die Mehrzahl von wahren Bitleitungen mit diesen ein differenzielles Paar bilden, – eine Mehrzahl von Wortleitungen (WL), die jeweils mit einer Zeile des Speicher-Array (100) verbunden sind, – eine Mehrzahl von Stromversorgungsleitungen, die in einer horizontalen Erstreckung des Speicher-Array (100) parallel zu der Mehrzahl von Wortleitungen (WL) angeordnet sind, aufweist, – wobei jede von der Mehrzahl von Stromversorgungsleitungen durch benachbarte Zellen (105) in dem Speicher-Array (100) gemeinsam verwendet wird, wobei die Stromversorgungsleitungen, die eine Zeile (105) aktivieren, die durch eine aus der Mehrzahl von Wortleitungen (WL) aktiviert wird, auf einem vollen Spannungswert liegen und Stromversorgungsleitungen, die Zeilen aktivieren, die zu der ausgewählten Zeile (105) benachbart sind, auf einem halben Spannungswert liegen, während Zellen in anderen Zeilen und Spalten in dem Speicher-Array auf einem durch Power-Gating gesteuerten verminderten Spannungswert liegen, der ausreichend ist, um vorhandene Daten zu halten.