掩模坯体及转印掩模的制造方法

    公开(公告)号:CN101517483B

    公开(公告)日:2012-04-18

    申请号:CN200780034381.3

    申请日:2007-09-14

    Inventor: 桥本雅广

    CPC classification number: G03F1/32 G03F7/09

    Abstract: 本发明提供制作半导体设计规则(DRAM hp65nm以下)的转印用掩模时,能够防止抗蚀剂图案的消失,能够防止图案缺陷的掩模坯体、及掩模。其特征在于,该掩模坯体具备用于在基板上成膜的掩模图案的薄膜、和在该薄膜的上方成膜的抗蚀剂膜,通过插入有与所述薄膜和所述抗蚀剂膜接合的附着层,在进行使所述抗蚀剂膜形成为图案的显影时,防止形成为图案的抗蚀剂膜的倒塌。

    掩模坯料、转印用掩模、及半导体器件的制造方法

    公开(公告)号:CN112946996A

    公开(公告)日:2021-06-11

    申请号:CN202011344580.8

    申请日:2020-11-26

    Inventor: 桥本雅广

    Abstract: 本发明的课题在于提供一种可以提高对于图案形成用的薄膜整体的湿法蚀刻的蚀刻速率、提高通过湿法蚀刻对薄膜形成图案时的图案侧壁的垂直性的掩模坯料。解决方法是该掩模坯料,其在基板上具备图案形成用的薄膜。上述薄膜由含有铬的材料形成。另外,上述薄膜由与基板侧相反侧的上部区域、和除该上部区域以外的区域构成。此处,上部区域的结晶尺寸比除上部区域以外的区域的结晶尺寸大。

    掩模坯体及转印掩模的制造方法

    公开(公告)号:CN101517483A

    公开(公告)日:2009-08-26

    申请号:CN200780034381.3

    申请日:2007-09-14

    Inventor: 桥本雅广

    CPC classification number: G03F1/32 G03F7/09

    Abstract: 本发明提供制作半导体设计规则(DRAM hp65nm以下)的转印用掩模时,能够防止抗蚀剂图案的消失,能够防止图案缺陷的掩模坯体、及掩模。其特征在于,该掩模坯体具备用于在基板上成膜的掩模图案的薄膜、和在该薄膜的上方成膜的抗蚀剂膜,通过插入有与所述薄膜和所述抗蚀剂膜接合的附着层,在进行使所述抗蚀剂膜形成为图案的显影时,防止形成为图案的抗蚀剂膜的倒塌。

    掩模坯料、相移掩模及半导体器件的制造方法

    公开(公告)号:CN111512226A

    公开(公告)日:2020-08-07

    申请号:CN201880082414.X

    申请日:2018-10-31

    Abstract: 本发明提供一种掩模坯料,其可以在进行了EB缺陷修正的情况下抑制透光性基板的表面粗糙的发生,可以抑制相移膜的图案发生自发性蚀刻。本发明的掩模坯料中,与透光性基板相接的相移膜由包含最下层的2层以上的层叠结构构成,除最下层以外的层由含有选自半金属元素及非金属元素中的1种以上元素和硅的材料形成,最下层由含有硅和氮的材料形成、或者由含有该材料和选自半金属元素及非金属元素中的1种以上元素的材料形成,在最下层中,用Si3N4键的存在数除以Si3N4键、SiaNb键(其中,b/[a+b]<4/7)及Si-Si键的总存在数而得到的比率为0.05以下,用SiaNb键的存在数除以Si3N4键、SiaNb键及Si-Si键的总存在数而得到的比率为0.1以上。

    光罩基底、转印用光罩的制造方法以及半导体设备的制造方法

    公开(公告)号:CN110651225A

    公开(公告)日:2020-01-03

    申请号:CN201880031374.6

    申请日:2018-05-15

    Abstract: 提供一种光罩基底、转印用光罩的制造方法以及半导体设备的制造方法,在进行EB缺陷修正的情况下能够抑制透光性基板的表面粗糙的发生并且能够抑制在遮光膜的图案中发生自发性蚀刻。在透光性基板上具备用于形成转印图案的遮光膜,遮光膜通过由硅元素和氮元素组成的材料形成或者通过进一步包含从准金属元素和非金属元素中选择的一种以上的元素的材料形成,将除了遮光膜的与透光性基板的界面的附近区域和遮光膜的与透光性基板位于相反侧的表层区域之外的内部区域中的Si3N4结合的存在数量除以Si3N4结合、SiaNb结合(其中,b/[a+b]<4/7)以及Si-Si结合的总存在数量的比值为0.04以下,将遮光膜的内部区域中的SiaNb结合的存在数量除以Si3N4结合、SiaNb结合以及Si-Si结合的总存在数量的比值为0.1以上。

    光罩基底、转印用光罩的制造方法以及半导体设备的制造方法

    公开(公告)号:CN110651225B

    公开(公告)日:2023-10-03

    申请号:CN201880031374.6

    申请日:2018-05-15

    Abstract: 提供一种光罩基底、转印用光罩的制造方法以及半导体设备的制造方法,在进行EB缺陷修正的情况下能够抑制透光性基板的表面粗糙的发生并且能够抑制在遮光膜的图案中发生自发性蚀刻。在透光性基板上具备用于形成转印图案的遮光膜,遮光膜通过由硅元素和氮元素组成的材料形成或者通过进一步包含从准金属元素和非金属元素中选择的一种以上的元素的材料形成,将除了遮光膜的与透光性基板的界面的附近区域和遮光膜的与透光性基板位于相反侧的表层区域之外的内部区域中的Si3N4结合的存在数量除以Si3N4结合、SiaNb结合(其中,b/[a+b]<4/7)以及Si‑Si结合的总存在数量的比值为0.04以下,将遮光膜的内部区域中的SiaNb结合的存在数量除以Si3N4结合、SiaNb结合以及Si‑Si结合的总存在数量的比值为0.1以上。

    掩模坯料、相移掩模及半导体器件的制造方法

    公开(公告)号:CN112166376A

    公开(公告)日:2021-01-01

    申请号:CN201980034268.8

    申请日:2019-05-08

    Abstract: 本发明提供一种具备相移膜的掩模坯料,上述相移膜兼具使ArF准分子激光的曝光光以给定的透射率透过的功能、和使该透过的ArF准分子激光的曝光光产生给定的相位差的功能,且上述相移膜的背面反射率得到了降低。该相移膜包含从透光性基板侧起依次层叠有第1层、第2层及第3层的结构,将第1层及第2层在ArF准分子激光的曝光光的波长下的折射率分别设为n1、n2、n3时,满足n1>n2及n2<n3的关系,将第1层、第2层及第3层在曝光光的波长下的消光系数分别设为k1、k2、k3时,满足k1<k2及k2>k3的关系,将第1层、第2层及第3层的膜厚分别设为d1、d2、d3时,满足d1<d3及d2<d3的关系。

    掩模坯料、相移掩模及半导体器件的制造方法

    公开(公告)号:CN110770652A

    公开(公告)日:2020-02-07

    申请号:CN201880039083.1

    申请日:2018-05-16

    Abstract: 本发明的掩模坯料(100)具备在透光性基板(1)上依次层叠有相移膜(2)和遮光膜(3)的结构,相移膜与遮光膜的层叠结构对于ArF准分子激光的曝光光的光密度为3.5以上,遮光膜具备从透光性基板侧起层叠有下层(31)及上层(32)的结构,下层由铬、氧、氮及碳的总含量为90原子%以上的材料形成,上层由金属及硅的总含量为80原子%以上的材料形成,上层对于曝光光的消光系数kU大于下层对于曝光光的消光系数kL。

    掩模坯料、相移掩模及半导体器件的制造方法

    公开(公告)号:CN112189167B

    公开(公告)日:2024-05-03

    申请号:CN201980034001.9

    申请日:2019-05-08

    Abstract: 本发明提供一种具备相移膜的掩模坯料,上述相移膜兼具使ArF准分子激光的曝光光以给定的透射率透过的功能、和使该透过的ArF准分子激光的曝光光产生给定的相位差的功能,且上述相移膜的背面反射率得到了降低。该相移膜(2)包含从透光性基板侧起依次层叠有第1层(21)及第2层(22)的结构,第1层(21)与透光性基板(1)的表面相接地设置,将第1层(21)及第2层(22)在ArF准分子激光的曝光光的波长下的折射率分别设为n1、n2时,满足n1<n2的关系,将第1层(21)及第2层(22)在上述曝光光的波长下的消光系数分别设为k1、k2时,满足k1<k2的关系,将第1层(21)及第2层(22)的膜厚分别设为d1、d2时,满足d1<d2的关系。

Patent Agency Ranking