HIGH SPEED PROGRAMMABLE DIVIDER
    1.
    发明申请
    HIGH SPEED PROGRAMMABLE DIVIDER 审中-公开
    高速可编程分频器

    公开(公告)号:WO1990007232A1

    公开(公告)日:1990-06-28

    申请号:PCT/US1989005003

    申请日:1989-11-14

    CPC classification number: H03K23/665 H03K21/10 H03K23/667 H03K23/68

    Abstract: A programmable counter or frequency divider includes the combination of a fixed modulus prescaler (110) and a programmable divider (120, 130, 140, 150, 160) in which the prescaler provides more than a single clock phase to the programmable divider and the programmable divider utilizes the multiple clock phases to allow operation in a true fractional-integer mode. The overall combination of the prescaler and programmable divider functions as a programmable divider for which the minimum increment in the overall divider modulus is less than the prescaler modulus, but the maximum clock frequency usable is the maximum clock frequency of the prescaler.

    HIGH SPEED PROGRAMMABLE DIVIDER
    2.
    发明授权
    HIGH SPEED PROGRAMMABLE DIVIDER 失效
    可编程高速护栏。

    公开(公告)号:EP0406366B1

    公开(公告)日:1994-06-01

    申请号:EP90900469.9

    申请日:1989-11-14

    CPC classification number: H03K23/665 H03K21/10 H03K23/667 H03K23/68

    Abstract: A programmable counter or frequency divider includes the combination of a fixed modulus prescaler (110) and a programmable divider (120, 130, 140, 150, 160) in which the prescaler provides more than a single clock phase to the programmable divider and the programmable divider utilizes the multiple clock phases to allow operation in a true fractional-integer mode. The overall combination of the prescaler and programmable divider functions as a programmable divider for which the minimum increment in the overall divider modulus is less than the prescaler modulus, but the maximum clock frequency usable is the maximum clock frequency of the prescaler.

    HIGH SPEED PROGRAMMABLE DIVIDER
    3.
    发明公开
    HIGH SPEED PROGRAMMABLE DIVIDER 失效
    可编程高速护栏。

    公开(公告)号:EP0406366A1

    公开(公告)日:1991-01-09

    申请号:EP90900469.0

    申请日:1989-11-14

    CPC classification number: H03K23/665 H03K21/10 H03K23/667 H03K23/68

    Abstract: Un diviseur de fréquence ou compteur programmable comprend la combinaison d'un pré-étalonneur de module fixe (110) et d'un diviseur programmable (120, 130, 140, 150, 160), le pré-étalonneur fournissant plus d'une phase d'horloge unique au diviseur programmable et le diviseur programmable utilisant les phases d'horloge multiples pour permettre un fonctionnement dans un mode nombre fractionnaire-nombre entier. La combinaison globale du pré-étalonneur et du diviseur programmable fonctionne comme un diviseur programmable pour lequel l'incrément minimal dans le module du diviseur global est inférieur au module du pré-étalonneur, mais la fréquence d'horloge maximale utilisable est la fréquence d'horloge maximale du pré-étalonneur.

Patent Agency Ranking