公开(公告)号：EP0020665B1

公开(公告)日：1985-01-16

申请号：EP79901673.8

申请日：1979-11-13

Applicant: Hughes Aircraft Company

Inventor： GRINBERG, Jan ,  JACOBSON, Alexander D. ,  CHOW, Kuen

IPC: H01L29/06 ,  H01L29/04 ,  H01L23/48 ,  H01L29/44 ,  H01L29/46 ,  H01L23/32

CPC classification number: H01L24/72 ,  H01L21/24 ,  H01L23/5385 ,  H01L25/0657 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01049 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00

Abstract: A large scale parallel architecture in which many parallel channels operate simultaneously to create a natural and efficient organization for processing two-dimensional arrays of data. The architecture comprises a plurality of stack integrated circuit wafers (16, 18) having top and bottom surfaces, electric signal paths (20) extending through each of the wafers between the surfaces, and micro-interconnects (50) on the surfaces of adjacent wafers interconnecting the respective electric signal paths with a topographical one-to-one correspondence.

公开(公告)号：EP0020665A1

公开(公告)日：1981-01-07

申请号：EP79901673.0

申请日：1979-11-13

Applicant: HUGHES AIRCRAFT COMPANY

Inventor： GRINBERG, Jan ,  JACOBSON, Alexander D. ,  CHOW, Kuen

IPC: H01L21 ,  G06F15 ,  H01L23 ,  H01L25 ,  H01L27

CPC classification number: H01L24/72 ,  H01L21/24 ,  H01L23/5385 ,  H01L25/0657 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01042 ,  H01L2924/01049 ,  H01L2924/01082 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/3011 ,  H01L2924/3025 ,  H01L2924/00

Abstract: Dans une architecture parallele a grande echelle de nombreux canaux paralleles fonctionnent simultanement pour creer une organisation naturelle et efficace de traitement d'ensemble bidimensionnel de donnees. L'architecture comprend une pluralite de tranches de circuits integres empilees (16, 18) ayant des surfaces superieures et inferieures, des passages de signaux electriques (20) s'etendant au travers de chacune des tranches entre les surfaces, et des micro interconnections (50) sur les surfaces des tranches adjacentes interconnectant les passages de signaux electriques respectifs avec une correspondance topographique un-a-un.