SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION
    2.
    发明申请
    SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION 审中-公开
    快速图像生成的程序处理程序

    公开(公告)号:WO1988002155A1

    公开(公告)日:1988-03-24

    申请号:PCT/US1987001781

    申请日:1987-07-24

    CPC classification number: G09B9/301 G06T15/20

    Abstract: Imagery data of a scene in the form of data for pixels of a display screen, by the use of a voxel data base. A host simulation system provides data as to the viewer's eye position relative to the display screen, which determines the simulated field of view (FOV) and the voxel data base is organized into a two dimensional grid, for each of a plurality of resolution levels representing ground coordinate positions. The display screen comprises rows and columns of pixels and a plane projected through the eyepoint and a given pixel column intercepts the data base grid in a line which defines a given linear scanning path. In accordance with the invention the voxel data base is effectively scanned along the linear path at a data base resolution proportional to the projected pixel size on the data base and the scanned voxel data is processed into data for successive pixels, the respective boundaries of which are projected onto the data base surface encountered in the linear scan of the data base. Compensation for effects such as elevation (vertical) perspective and roll are performed following the computation of the pixel data.

    Abstract translation: 通过使用体素数据库,以显示屏幕的像素的数据形式的场景的图像数据。 主机模拟系统提供关于观看者相对于显示屏幕的眼睛位置的数据,其确定模拟视场(FOV),并且体素数据库被组织成二维网格,用于表示多个分辨率级别中的每一个 地面坐标位置。 显示屏幕包括行和列的像素和通过眼点投影的平面,并且给定的像素列在定义给定的线性扫描路径的线中拦截数据基网格。 根据本发明,以与数据库上的投影像素大小成正比的数据库分辨率沿着线性路径有效地扫描体元数据库,并且将扫描的体素数据处理成连续像素的数据,其各自的边界是 投影到在数据库的线性扫描中遇到的数据库表面。 在像素数据的计算之后执行诸如仰角(垂直)透视和滚动等效果的补偿。

    INSTRUCTION FLOW COMPUTER
    3.
    发明申请
    INSTRUCTION FLOW COMPUTER 审中-公开
    指令流量计算机

    公开(公告)号:WO1986003038A1

    公开(公告)日:1986-05-22

    申请号:PCT/US1985001836

    申请日:1985-09-26

    CPC classification number: G06F15/8007

    Abstract: A computer which achieves highly parallel execution of programs in instruction flow form, as distinguished from data flow form, employing a unique computer architecture in which the individual units such as, process control units, programmable function units, memory units, etc., are individually coupled together by an interconnection network as self-contained units, logically equidistant from one another in the network, to be shared by any and all resources of the computer. All communications among the units now take place on the network. The result is a highly parallel and pipelined computer capable of executing instructions or operations at or approaching full clock rates. Each process control unit initiates its assigned processes in sequence, routing the first instruction packet of each process through the network and addressed memories and function units back to the initiating process control unit where it is relinked with its process. As each instruction packet is routed, the initiating process is suspended until relinking occurs. Because the instruction flow computer is fully pipelined, the first instruction packet of the second process follows on the next machine cycle, and so on, until all of the processes have been initiated, providing time sharing of a single pipeline by multiple instruction packet streams.

    Abstract translation: 与数据流形式不同的是以指令流形式实现高度并行执行程序的计算机,采用独立的计算机体系结构,其中诸如过程控制单元,可编程功能单元,存储单元等的各个单元是单独的 通过互连网络耦合在一起作为独立单元,在网络中彼此逻辑上等距,由计算机的任何和所有资源共享。 所有单位之间的所有通信现在都在网络上进行。 结果是高度并行和流水线的计算机能够执行或接近全时钟速率的指令或操作。 每个过程控制单元按顺序启动其分配的进程,将通过网络的每个进程的第一指令分组路由到寻址的存储器和功能单元,返回到启动过程控制单元,在该过程控制单元中,其与其进程重新链接。 当每个指令包被路由时,启动进程被暂停,直到发生重新链接。 由于指令流计算机被完全流水线化,所以第二进程的第一指令分组在下一个机器周期之后,依此类推,直到所有进程已经启动,通过多个指令分组流提供单个流水线的时间共享。

    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD
    4.
    发明申请
    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD 审中-公开
    分组交换多媒体存储器NxM切换节点和处理方法

    公开(公告)号:WO1986002512A1

    公开(公告)日:1986-04-24

    申请号:PCT/US1985001840

    申请日:1985-09-26

    CPC classification number: G06F15/173 H04L49/103 H04L49/3009 H04L49/40

    Abstract: A packet switching node which processes applied data packets containing routing tag signals indicative of the output port destination to which the data packets are to be applied. The invention comprises an NxM switch node that accepts data packets at any of N input ports and routes each to any of M output ports. The output selected is determined by the routing tag signal in the packet. The node comprises a multiport memory having a predetermined number of memory locations available for storage of data packets applied to each of a plurality of input ports. Control logic coupled to the input and output ports and memory is designed so that the data packets are effectively sorted according to their desired output port destination. The control logic comprises arbitration logic which randomly, in a statistical sense, chooses among any data packets that are directed to the same output port. The algorithm implemented by the arbitration logic is designed so that data packets will not wait indefinitely to be routed from the switch node. A method in accordance with the present invention comprises sorting and storing the data packets based upon the output port destination and then arbitrating among the data packets. The final step involves routing the data packets selected during the arbitration processes to the output ports identified in the routing tag signals.

    SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION
    5.
    发明公开
    SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION 失效
    SCENOGRAPHISCHES FOR快速成像方法和处理器。

    公开(公告)号:EP0281615A1

    公开(公告)日:1988-09-14

    申请号:EP87906227.0

    申请日:1987-07-24

    CPC classification number: G09B9/301 G06T15/20

    Abstract: Des données d'imagerie d'une scène sous la forme de données pour des pixels (éléments d'image) d'un écran de visualisation sont obtenues en utilisant une base de données de voxels (éléments de volume). Un système central de simulation fournit des données relatives à la position de l'oeil du spectateur par rapport à l'écran de visualisation, ce qui détermine le champ de vision (FOV) simulé, et la base de données de voxels est organisée en une grille bidimensionnelle pour chacun des différents niveaux de résolution représentant les positions de coordonnées terrestres. L'écran de visualisation comprend des rangées et des colonnes de pixels ainsi qu'un plan projeté passant par le point de l'oeil, et une colonne donnée de pixels intercepte la grille de base de donnée dans une ligne qui définit un chemin de balayage linéaire donné. Selon l'invention, la base de données de voxels est balayée effectivement le long du chemin linéaire avec une résolution de la base de données proportionnelle à la taille des pixels projetés sur la base de données, et les données de voxels analysées sont transformées en données pour des pixels successifs dont les limites respectives sont projetées sur la surface de la base de données rencontrée dans le balayage linéaire de la base de données. La compensation des effets tels que la perspective (verticale) d'élévation et le roulis est effectuée suite au calcul des données de pixels.

    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD
    6.
    发明授权
    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD 失效
    分组开关多路存储器NXM开关节点和处理方法

    公开(公告)号:EP0198010B1

    公开(公告)日:1990-03-21

    申请号:EP85905143.5

    申请日:1985-09-26

    CPC classification number: G06F15/173 H04L49/103 H04L49/3009 H04L49/40

    Abstract: A packet switching node which processes applied data packets containing routing tag signals indicative of the output port destination to which the data packets are to be applied. The invention comprises an NxM switch node that accepts data packets at any of N input ports and routes each to any of M output ports. The output selected is determined by the routing tag signal in the packet. The node comprises a multiport memory having a predetermined number of memory locations available for storage of data packets applied to each of a plurality of input ports. Control logic coupled to the input and output ports and memory is designed so that the data packets are effectively sorted according to their desired output port destination. The control logic comprises arbitration logic which randomly, in a statistical sense, chooses among any data packets that are directed to the same output port. The algorithm implemented by the arbitration logic is designed so that data packets will not wait indefinitely to be routed from the switch node. A method in accordance with the present invention comprises sorting and storing the data packets based upon the output port destination and then arbitrating among the data packets. The final step involves routing the data packets selected during the arbitration processes to the output ports identified in the routing tag signals.

    SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION
    7.
    发明授权
    SCENOGRAPHIC PROCESS AND PROCESSOR FOR FAST PICTORIAL IMAGE GENERATION 失效
    快速图像生成的程序处理程序

    公开(公告)号:EP0281615B1

    公开(公告)日:1991-09-11

    申请号:EP87906227.1

    申请日:1987-07-24

    CPC classification number: G09B9/301 G06T15/20

    Abstract: Imagery data of a scene in the form of data for pixels of a display screen, by the use of a voxel data base. A host simulation system provides data as to the viewer's eye position relative to the display screen, which determines the simulated field of view (FOV) and the voxel data base is organized into a two dimensional grid, for each of a plurality of resolution levels representing ground coordinate positions. The display screen comprises rows and columns of pixels and a plane projected through the eyepoint and a given pixel column intercepts the data base grid in a line which defines a given linear scanning path. In accordance with the invention the voxel data base is effectively scanned along the linear path at a data base resolution proportional to the projected pixel size on the data base and the scanned voxel data is processed into data for successive pixels, the respective boundaries of which are projected onto the data base surface encountered in the linear scan of the data base. Compensation for effects such as elevation (vertical) perspective and roll are performed following the computation of the pixel data.

    INSTRUCTION FLOW COMPUTER
    8.
    发明公开
    INSTRUCTION FLOW COMPUTER 失效
    命令流计算器。

    公开(公告)号:EP0199757A1

    公开(公告)日:1986-11-05

    申请号:EP85905142.0

    申请日:1985-09-26

    Inventor: ROSMAN, Andrew

    CPC classification number: G06F15/8007

    Abstract: Un ordinateur permettant une exécution extrêmement parallèle de programmes sous forme de flux d'instructions, et sous forme de circulation de données, utilise une architecture de conception unique où, les unités individuelles telles que les unités de commande de traitement, les unités de fonction programmables, les unités mémoire, etc., sont individuellement reliées les unes aux autres par un réseau d'interconnexion comme des unités autonomes, logiquement équidistantes l'une de l'autre dans le réseau, devant être partagées par toutes les resources de l'ordinateur. Toutes les communications parmi les unités ont lieu désormais sur le réseau. On obtient ainsi un ordinateur extrêmement parallèle et "pipeline", capable d'éxécuter des instructions ou des opérations à des cadences égales ou proches de la cadence maximale théorique chaque unité de commande de traitement lance en séquence les traitements qui lui sont affectés, acheminant le premier paquet d'instructions de chaque traitement à travers le réseau et les unités mémoire et de fonction adressées, pour revenir à l'unité de commande de traitement de lancement où le paquet est réenchaîné avec son traitement. Durant l'acheminement de chaque paquet d'instructions, le traitement de lancement est suspendu jusqu'au réenchaînement. L'ordinateur à flux d'instructions étant un ordinateur entièrement "pipeline", le premier paquet d'instructions du deuxième traitement suit sur le cycle machine suivant, et ainsi de suite, jusqu'au lancement de la totalité des traitements, permettant l'utilisation en temps partagé d'un seul "pipeline" par plusieurs trains de paquets d'instructions.

    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD
    10.
    发明公开
    PACKET SWITCHED MULTIPORT MEMORY NxM SWITCH NODE AND PROCESSING METHOD 失效
    MXM多端口存储器节点点和处理分组交换。

    公开(公告)号:EP0198010A1

    公开(公告)日:1986-10-22

    申请号:EP85905143.0

    申请日:1985-09-26

    CPC classification number: G06F15/173 H04L49/103 H04L49/3009 H04L49/40

    Abstract: Un noeud de commutation par paquets traite des paquets appliqués de données contenant des signaux indicateurs d'acheminement qui indiquent la porte destinataire de sortie à laquelle doivent être envoyés les paquets de données. Un noeud de communication NxM accepte des paquets de données à n'importe laquelle des portes N d'entrée et les achemine à n'importe laquelle des portes M de sortie. La sortie sélectionnée est déterminée par le signal indicateur d'acheminement dans le paquet. Le noeud comprend une mémoire multiporte ayant un nombre prédéterminé de positions de mémoire disponibles pour stocker des paquets de données appliqués à chaque porte d'entrée parmi une pluralité de portes d'entrée. Une logique de commande couplée aux portes d'entrée et de sortie et à la mémoire assure le classement effectif des paquets de données selon la porte destinataire voulue de sortie. La logique de commande comprend une logique d'arbitrage qui choisit aléatoirement, dans le sens statistique du terme, parmi tous les paquets de données adressés à la même porte de sortie. L'algorythme appliqué par la logique d'arbitrage est conçu pour que les paquets de données ne doivent pas attendre indéfiniment avant d'être acheminés depuis le noeud de commutation. Un procédé comprend le classement et le stockage des paquets de données en fonction des portes destinataires de sortie, puis l'arbitrage concernant les paquets de données. L'étape finale comprend l'acheminement des paquets de données sélectionnés pendant les processus d'arbitrage vers les portes de sortie identifiées par les signaux indicateurs d'acheminement.

Patent Agency Ranking