公开(公告)号：BR112012033821B1

公开(公告)日：2020-11-03

申请号：BR112012033821

申请日：2010-11-08

Applicant: IBM

Inventor： DAVID CRADDOCK ,  ERIC NORMAN LAIS ,  GUSTAV SITTMANN III ,  JANET EASTON ,  MARK FARRELL ,  THOMAS GREGG

IPC: G06F13/38 ,  G06F9/48 ,  G06F13/24

Abstract: método de gerenciamento de requisições de interrupção em um ambiente computacional um ou mais requisitos de interrupção sinalizada por mensagem a partir de um ou mais adaptadores de entrada/saída (e/s) são convertidos para notificações de evento de adaptador de e/s. cada notificação de evento de adaptador de e/s inclui a configuração de um ou mais indicadores específicos na memória de sistema e um pedido de interrupção, o primeiro que resulta em um requisito de interrupção de adaptador de e/s pendente. enquanto um requisito por uma interrupção de adaptador de e/s está pendente, subsequentes requisitos de interrupção sinalizada por mensagem são convertidos para notificações de evento de adaptador de e/s, mas não resultam em requisitos adicionais para as interrupções de adaptador de e/s.

公开(公告)号：BR112012033821A2

公开(公告)日：2017-10-24

申请号：BR112012033821

申请日：2010-11-08

Applicant: IBM

Inventor： DAVID CRADDOCK ,  ERIC NORMAN LAIS ,  GUSTAV SITTMANN III ,  JANET EASTON ,  MARK FARRELL ,  THOMAS GREGG

IPC: G06F13/38 ,  G06F9/48 ,  G06F13/24

公开(公告)号：BR112012033815A2

公开(公告)日：2018-04-17

申请号：BR112012033815

申请日：2010-11-08

Applicant: IBM

Inventor： DAN GREINER ,  DAVID CRADDOCK ,  ERIC NORMAN LAIS ,  THOMAS GREGG

IPC: G06F12/10 ,  G06F13/16

公开(公告)号：BR112012033815B1

公开(公告)日：2020-11-03

申请号：BR112012033815

申请日：2010-11-08

Applicant: IBM

Inventor： DAN GREINER ,  DAVID CRADDOCK ,  ERIC NORMAN LAIS ,  THOMAS GREGG

IPC: G06F12/10 ,  G06F13/16

Abstract: tradução de endereços de entrada/saída para endereços de memória. um endereço provido em uma solicitação emitida por um adaptador é convertido em um endereço diretamente utilizável no acesso à memória de sistema. o endereço inclui uma pluralidade de bits, em que a pluralidade de bits inclui uma primeira porção de bits e uma segunda porção de bits. a segunda porção de bits é usada para indexação em um ou mais níveis de tabelas de tra-dução de endereço para executar a conversão, enquanto a primeira porção de bits é ignorada para conversão. a primeira porção de bits é utilizada para validar o endereço.