公开(公告)号：WO2011084339A3

公开(公告)日：2011-09-09

申请号：PCT/US2010059607

申请日：2010-12-09

Applicant: IBM ,  FRYE ASA ,  SIMON ANDREW

Inventor： FRYE ASA ,  SIMON ANDREW

IPC: H01L21/336 ,  H01L21/24 ,  H01L29/78

CPC classification number: H01L21/28518 ,  H01L29/665

Abstract: Embodiments of the invention provide a method of forming nickel-silicide. The method may include depositing first and second metal layers (105, 106) over at least one of a gate, a source, and a drain region of a field-effect-transistor (FET) (100) through a physical vapor deposition (PVD) process, wherein the first metal layer (105) is deposited using a first nickel target material containing platinum (Pt), and the second metal layer (106) is deposited on top of the first metal layer using a second nickel target material containing no or less platinum than that in the first nickel target material; and annealing the first and second metal layers covering the FET to form a platinum-containing nickel- silicide layer (107) at a top surface of the gate, source, and drain regions.

Abstract translation: 本发明的实施例提供一种形成硅化镍的方法。 该方法可以包括通过物理气相沉积（PVD）在场效应晶体管（FET）（100）的栅极，源极和漏极区域中的至少一个上沉积第一和第二金属层（105,106） ）工艺，其中使用包含铂（Pt）的第一镍靶材料沉积第一金属层（105），并且使用不含第二金属层的第二镍靶材料将第二金属层（106）沉积在第一金属层的顶部 或更少的铂; 以及退火覆盖所述FET的所述第一和第二金属层，以在所述栅极，源极和漏极区域的顶表面处形成含铂的硅化镍层（107）。

公开(公告)号：DE112010004400T5

公开(公告)日：2012-12-20

申请号：DE112010004400

申请日：2010-12-09

Applicant: IBM

Inventor： SIMON ANDREW ,  FRYE ASA

IPC: H01L21/285 ,  H01L21/24 ,  H01L21/336 ,  H01L29/78

Abstract: In Ausführungsformen der Erfindung wird ein Verfahren zum Bilden von Nickelsilicid bereitgestellt. Das Verfahren kann das Abscheiden einer ersten und zweiten Metallschicht (105, 106) über zumindest einer aus einer Gate-, einer Source- und einer Drain-Zone eines Feldeffekttransistors (FET) (100) durch ein Verfahren der physikalischen Abscheidung aus der Gasphase (PVD) umfassen, wobei die erste Metallschicht (105) unter Verwendung eines ersten Nickel-Targetmaterials abgeschieden wird, welches Platin (Pt) enthält, und die zweite Metallschicht (106) unter Verwendung eines zweiten Nickel-Targetmaterials oben auf der ersten Metallschicht abgeschieden wird, welches kein Platin oder weniger Platin als das erste Nickel-Targetmaterial enthält; und das Tempern der ersten und zweiten Metallschicht umfassen, die den FET bedecken, um an einer oberen Fläche der Gate-, Source- und Drain-Zone eine platinhaltige Nickelsilicidschicht (107) zu bilden.

公开(公告)号：GB2491935B

公开(公告)日：2013-09-04

申请号：GB201208149

申请日：2010-12-09

Applicant: IBM

Inventor： FRYE ASA ,  SIMON ANDREW

IPC: H01L21/285 ,  H01L29/66

Abstract: Embodiments of the invention provide a method of forming nickel-silicide. The method may include depositing first and second metal layers over at least one of a gate, a source, and a drain region of a field-effect-transistor (FET) through a physical vapor deposition (PVD) process, wherein the first metal layer is deposited using a first nickel target material containing platinum (Pt), and the second metal layer is deposited on top of the first metal layer using a second nickel target material containing no or less platinum than that in the first nickel target material; and annealing the first and second metal layers covering the FET to form a platinum-containing nickel-silicide layer at a top surface of the gate, source, and drain regions.

公开(公告)号：GB2491935A

公开(公告)日：2012-12-19

申请号：GB201208149

申请日：2010-12-09

Applicant: IBM

Inventor： FRYE ASA ,  SIMON ANDREW

IPC: H01L21/285 ,  H01L29/66

Abstract: Embodiments of the invention provide a method of forming nickel-silicide. The method may include depositing first and second metal layers (105, 106) over at least one of a gate, a source, and a drain region of a field-effect-transistor (FET) (100) through a physical vapor deposition (PVD) process, wherein the first metal layer (105) is deposited using a first nickel target material containing platinum (Pt), and the second metal layer (106) is deposited on top of the first metal layer using a second nickel target material containing no or less platinum than that in the first nickel target material; and annealing the first and second metal layers covering the FET to form a platinum-containing nickel- silicide layer (107) at a top surface of the gate, source, and drain regions.