公开(公告)号：DE112018000138T5

公开(公告)日：2019-07-11

申请号：DE112018000138

申请日：2018-01-08

Applicant: IBM

Inventor： LICHTENAU CEDRIC ,  KLEIN MICHAEL ,  HOFMANN NICOL

IPC: G06F7/48

Abstract: Eine Schaltung enthält rekonfigurierbare Einheiten, die rekonfigurierbar sind, um ein zusammengefasstes Ergebnis zu berechnen. Ein erstes Zwischenergebnis einer ersten rekonfigurierbaren Einheit der rekonfigurierbaren Einheiten wird mit einem zweiten Zwischenergebnis der zweiten rekonfigurierbaren Einheit der rekonfigurierbaren Einheiten ausgetauscht. Die erste rekonfigurierbare Einheit berechnet einen ersten Teil des zusammengefassten Ergebnisses mithilfe des zweiten Zwischenergebnisses. Die zweite rekonfigurierbare Einheit der rekonfigurierbaren Einheiten berechnet einen zweiten Teil des zusammengefassten Ergebnisses mithilfe des ersten Zwischenergebnisses.

公开(公告)号：DE112018000138B4

公开(公告)日：2022-03-24

申请号：DE112018000138

申请日：2018-01-08

Applicant: IBM

Inventor： LICHTENAU CEDRIC ,  KLEIN MICHAEL ,  HOFMANN NICOL

IPC: G06F7/48 ,  G06F15/80

Abstract: Schaltung, die aufweist:eine Mehrzahl von SIMD-Einheiten, die rekonfigurierbar sind, um ein zusammengefasstes Ergebnis zu berechnen,wobei ein erstes Zwischenergebnis einer ersten SIMD-Einheit der Mehrzahl von SIMD-Einheiten mit einem zweiten Zwischenergebnis einer zweiten SIMD-Einheit der Mehrzahl von SIMD-Einheiten ausgetauscht wird,wobei die erste SIMD-Einheit der Mehrzahl von SIMD-Einheiten einen ersten Teil des zusammengefassten Ergebnisses mithilfe des zweiten Zwischenergebnisses berechnet,wobei die zweite SIMD-Einheit der Mehrzahl von SIMD-Einheiten einen zweiten Teil des zusammengefassten Ergebnisses mithilfe des ersten Zwischenergebnisses berechnet,wobei das Austauschen des ersten und zweiten Zwischenergebnisses ein Bereitstellen von x hochwertigen Bits von der ersten SIMD-Einheit und x niedrigwertigen Bits von der zweiten SIMD-Einheit aufweist,wobei eine Gruppe von vier SIMD-Einheiten der Mehrzahl von SIMD-Einheiten ein Ausführen von komplexen Rechenoperationen mit viermal einfacher Genauigkeit, zweimal zweifacher Genauigkeit und einmal vierfacher Genauigkeit bereitstellt, das eine Multiplikationsoperation und eine Additionsoperation aufweist.

公开(公告)号：DE112020003313T5

公开(公告)日：2022-04-21

申请号：DE112020003313

申请日：2020-08-07

Applicant: IBM

Inventor： KLEIN MICHAEL ,  HOFMANN NICOL ,  LICHTENAU CEDRIC ,  YIFRACH OSHER

IPC: G06F15/80

Abstract: Ein System zum Verarbeiten von Befehlen mit erweiterten Ergebnissen umfasst eine erste Befehlsausführungseinheit mit einem ersten Ergebnisbus zum Ausführen von Prozessorbefehlen. Das System umfasst außerdem eine zweite Befehlsausführungseinheit mit einem zweiten Ergebnisbus zum Ausführen von Prozessorbefehlen. Die erste Befehlsausführungseinheit ist so konfiguriert, dass sie selektiv einen Teil von Ergebnissen, die von der ersten Befehlsausführungseinheit berechnet wurden, während des Ausführens eines Prozessorbefehls an die zweite Befehlsausführungseinheit überträgt, wenn die zweite Befehlsausführungseinheit nicht zum Ausführen des Prozessorbefehls verwendet wird und wenn der empfangene Prozessorbefehl ein Ergebnis mit einer Datenbreite erzeugt, die größer als die Breite des ersten Ergebnisbusses ist. Die zweite Befehlsausführungseinheit ist so konfiguriert, dass sie den Teil von Ergebnissen empfängt, die von der ersten Befehlsausführungseinheit berechnet wurden, und die empfangenen Ergebnisse auf den zweiten Ergebnisbus legt.