公开(公告)号：DE112010004037T5

公开(公告)日：2013-01-03

申请号：DE112010004037

申请日：2010-10-08

Applicant: IBM

Inventor： SHIMIZU SHUICHI ,  KOMATSU HIDEAKI ,  KAJITANI KOHICHI

IPC: G06F11/28

Abstract: Es wird eine V-PILS bereitgestellt, die es ermöglicht, die Reproduzierbarkeit eines Simulationsvorgangs zu erreichen und dabei eine sinnvolle Arbeitsgeschwindigkeit beizubehalten. Ein Peripherieeinheiten-Planer löscht die Beendigungsmerker aller Peripherieeinheiten-Emulatoren (setzt sie auf OFF (aus)), um dadurch deren parallelen Betrieb zu starten. Dann macht der Peripherieeinheiten-Planer auf der Grundlage der festgelegten Verarbeitungspausen-Zeitlage der einzelnen Peripherieeinheiten-Emulatoren einen der Peripherieeinheiten-Emulatoren ausfindig, für den am frühesten das Erreichen einer Verarbeitungspause geplant ist. Der gefundene Peripherieeinheiten-Emulator wird als Peripherieeinheit P bezeichnet. Im Falle, dass T eine Zeit der Verarbeitungspause der Peripherieeinheit P ist, fährt der Peripherieeinheiten-Planer mit der Ausführung von Prozessor-Emulatoren und Anlagensimulatoren bis zu einem Zeitpunkt der Zeit T fort. Der Peripherieeinheiten-Planer wartet auf das Setzen eines Beendigungsmerkers der Peripherieeinheit P. Als Reaktion auf das Setzen des Beendigungsmerkers der Peripherieeinheit P führt der Peripherieeinheiten-Planer eine Datensynchronisierung zwischen der Peripherieeinheit P, den Prozessor-Emulatoren und den Anlagensimulatoren durch.

公开(公告)号：GB2486136B

公开(公告)日：2012-12-26

申请号：GB201205094

申请日：2010-10-08

Applicant: IBM

Inventor： SHIMIZU SHUICHI ,  KOMATSU HIDEAKI ,  KAJITANI KOHICHI

IPC: G06F11/28

公开(公告)号：GB2486136A

公开(公告)日：2012-06-06

申请号：GB201205094

申请日：2010-10-08

Applicant: IBM

Inventor： SHIMIZU SHUICHI ,  KOMATSU HIDEAKI ,  KAJITANI KOHICHI

IPC: G06F11/28

Abstract: Provided is a V-PILS by which reproducibility of a simulation operation can be achieved while reasonably maintaining a operation speed. A peripheral scheduler starts concurrent operation of all peripheral emulators, identifies a peripheral emulator (peripheral P) which is scheduled to reach a separation of a process earliest on the basis of the process separation time of the set respective peripheral emulators, executes each processor emulator and each plant simulator until the separation time, and synchronizes data between the peripheral P and the processor emulator and the peripheral P and the plant simulator.