-
公开(公告)号:DE112018005726T5
公开(公告)日:2020-07-16
申请号:DE112018005726
申请日:2018-11-22
Applicant: IBM
Inventor: KOSWATTA SIYURANGA , LI YULONG , SOLOMON PAUL MICHAEL
Abstract: Es werden technische Lösungen zum Speichern einer Gewichtung in einer Kreuzungspunkteinheit eines Arrays von resistiven Verarbeitungseinheiten (RPUs) beschrieben. Ein beispielhaftes Verfahren umfasst Einstellen eines Zustands jedes Einzelbitzählers aus einer Gruppe von Einzelbitzählern in der Kreuzungspunkteinheit, wobei die Zustände der Einzelbitzähler die Gewichtung repräsentieren, die an der Kreuzungspunkteinheit zu speichern ist. Das Verfahren umfasst ferner Einstellen einer elektrischen Leitfähigkeit einer Widerstandseinheit der Kreuzungspunkteinheit. Die Widerstandseinheit umfasst eine Mehrzahl von resistiven Schaltungen, wobei jede resistive Schaltung zu einem entsprechenden Einzelbitzähler aus der Gruppe von Einzelbitzählern gehört, wobei die elektrische Leitfähigkeit durch Aktivieren oder Deaktivieren der jeweiligen resistiven Schaltung gemäß einem Zustand des zugehörigen Einzelbitzählers eingestellt wird.
-
公开(公告)号:DE112018005614T5
公开(公告)日:2020-07-02
申请号:DE112018005614
申请日:2018-12-19
Applicant: IBM
Inventor: LI YULONG , SOLOMON PAUL MICHAEL , KOSWATTA SIYURANGA
IPC: H01L27/098
Abstract: Ausführungsformen der Erfindung betreffen ein Verfahren und sich daraus ergebende Strukturen für eine Halbleitereinheit mit einem steuerbaren Widerstand. Ein beispielhaftes Verfahren zum Bilden umfasst Bilden eines Source-Anschlusses und eines Drain-Anschlusses eines Feldeffekttransistors (FET) auf einem Substrat. Der Source-Anschluss und der Drain-Anschluss sind auf beiden Seiten eines Kanalbereichs gebildet. Nahe dem Source-Anschluss und dem Kanalbereich ist eine Energiebarriere gebildet. Oberhalb des Kanalbereichs ist eine leitfähige Gate-Elektrode gebildet.
-
公开(公告)号:DE112018005614B4
公开(公告)日:2023-01-19
申请号:DE112018005614
申请日:2018-12-19
Applicant: IBM
Inventor: LI YULONG , SOLOMON PAUL MICHAEL , KOSWATTA SIYURANGA
IPC: H01L29/772 , H01L21/335 , H01L29/417 , H01L29/49 , H01L29/788 , H01L29/82 , H10B41/00 , H10B51/00
Abstract: Verfahren zum Bilden einer Halbleitereinheit (800), wobei das Verfahren aufweist:Bilden (704) eines Source-Anschlusses (825) und eines Drain-Anschlusses (827) eines Feldeffekttransistors (FET) auf einem Substrat (805), wobei der Source-Anschluss und der Drain-Anschluss auf jeder Seite eines Kanalbereichs (850) durch Ätzen von Aussparungen in dem Substrat und Abscheiden von dotierten Bereichen in den Aussparungen gebildet werden; undBilden (706) einer Energiebarriere (830) zwischen dem Source-Anschluss und dem Kanalbereich durch Ätzen einer Aussparung in dem Substrat und Abscheiden eines dotieren Bereich in dieser Aussparung; undBilden (708) einer leitfähigen Gate-Elektrode oberhalb des Kanalbereichs.
-
公开(公告)号:DE112018005726B4
公开(公告)日:2022-04-21
申请号:DE112018005726
申请日:2018-11-22
Applicant: IBM
Inventor: KOSWATTA SIYURANGA , LI YULONG , SOLOMON PAUL MICHAEL
Abstract: Es werden technische Lösungen zum Speichern einer Gewichtung in einer Kreuzungspunkteinheit eines Arrays von resistiven Verarbeitungseinheiten (RPUs) beschrieben. Ein beispielhaftes Verfahren umfasst Einstellen eines Zustands jedes Einzelbitzählers aus einer Gruppe von Einzelbitzählern in der Kreuzungspunkteinheit, wobei die Zustände der Einzelbitzähler die Gewichtung repräsentieren, die an der Kreuzungspunkteinheit zu speichern ist. Das Verfahren umfasst ferner Einstellen einer elektrischen Leitfähigkeit einer Widerstandseinheit der Kreuzungspunkteinheit. Die Widerstandseinheit umfasst eine Mehrzahl von resistiven Schaltungen, wobei jede resistive Schaltung zu einem entsprechenden Einzelbitzähler aus der Gruppe von Einzelbitzählern gehört, wobei die elektrische Leitfähigkeit durch Aktivieren oder Deaktivieren der jeweiligen resistiven Schaltung gemäß einem Zustand des zugehörigen Einzelbitzählers eingestellt wird.
-
-
-