公开(公告)号：DE112011101019T5

公开(公告)日：2013-02-07

申请号：DE112011101019

申请日：2011-06-13

Applicant: IBM

Inventor： LONG THOMAS CHARLES ,  MAKOWICKI ROBERT PHILIP

IPC: G06F9/48

Abstract: Es werden ein Verfahren, ein System und ein Computerprogrammprodukt zum seriellen Übertragen von Prozessorbefehlen unterschiedlicher Ausführungspriorität beschrieben. Zum Beispiel empfängt ein Front-End-Prozessor seriell Prozessorbefehle. Eine mit dem Front-End-Prozessor verbundene Warteschlange niedriger Priorität speichert Befehle niedriger Priorität, und eine mit dem Front-End-Prozessor verbundene Warteschlange hoher Priorität speichert Befehle hoher Priorität. Ein Controller gibt die Übertragung von Befehlen entweder von der Warteschlange niedriger Priorität oder von der Warteschlange hoher Priorität zum Ausführen frei.

公开(公告)号：GB2498462A

公开(公告)日：2013-07-17

申请号：GB201301111

申请日：2011-06-13

Applicant: IBM

Inventor： LONG THOMAS ,  MAKOWICKI ROBERT PHILIP

IPC: G06F9/48

Abstract: A method, system and computer program product for serially transmitting processor commands of different execution priority. A front-end processor, for example, serially receives processor commands. A low-priority queue coupled to the front-end processor stores low-priority commands, and a high-priority queue coupled to the front-end processor stores high-priority commands. A controller enables transmission of commands from either the low-priority queue or the high-priority queue for execution.