公开(公告)号：CA2669618A1

公开(公告)日：2010-03-25

申请号：CA2669618

申请日：2009-06-18

Applicant: IBM

Inventor： MUTNURY BHYRAV MURTHY ,  CASES MOISES ,  NA NANJU ,  KIM TAE HONG

IPC: H01L23/31 ,  H01L23/498 ,  H01L23/50 ,  H05K1/14

Abstract: Embodiments of the present invention are directed to shifting the resonant frequency in a high-frequency chip package away from an operational frequency by connecting a capacitance between an open-ended plating stub and ground. One embodiment provides a multi-layer substrate for interfacing a chip with a printed circuit board. A first outer layer provides a chip mounting location. A signal interconnect is spaced from the chip mounting location, and a signal trace extends from near the chip mounting location to the signal interconnect. A chip mounted at the chip mounting location may be connected to the signal trace by wirebonding. A plating stub extends from the signal interconnect, such as to a periphery of the substrate. A capacitor is used to capacitively couple the plating stub to a ground layer.

公开(公告)号：DE112010004649T5

公开(公告)日：2012-11-08

申请号：DE112010004649

申请日：2010-10-29

Applicant: IBM

Inventor： MUTNURY BHYRAV MURTHY ,  CASES MOISES ,  NA NANJU

IPC: H05K1/02

Abstract: Verbessern der Signalqualität in einer Hochfrequenz-Chipkapselung durch resistives Verbinden einer Plattierungsstichleitung mit offenem Ende mit Masse. In einer Ausführungsform wird ein mehrschichtiges Substrat zum Verbinden eines Chips mit einer Leiterplatte bereitgestellt. Eine leitfähige erste Schicht sorgt für eine Chipbefestigungsstelle. Eine Signalverbindung weist einen Abstand von der Chipbefestigungsstelle auf, und eine Signalspur erstreckt sich von der Nähe der Chipbefestigungsstelle bis zu der Signalverbindung. Ein Chip, der an der Chipbefestigungsstelle befestigt ist, kann durch Drahtverbindung mit der Signalspur verbunden werden. Eine Plattierungsstichleitung erstreckt sich von der Signalverbindung z. B. zu einem Rand des Substrats. Ein Widerstand wird verwendet, um die Plattierungsstichleitung mit einer Erdungsschicht resistiv zu verbinden.

公开(公告)号：GB2490561B

公开(公告)日：2013-11-13

申请号：GB201201084

申请日：2010-10-29

Applicant: IBM

Inventor： MUTNURY BHYRAV MURTHY ,  CASES MOISES ,  NA NANJU

IPC: H05K1/02 ,  H01L23/64 ,  H05K1/16

Abstract: Improving signal quality in a high-frequency chip package by resistively connecting an open-ended plating stub to ground. One embodiment provides a multi-layer substrate for interfacing a chip with a printed circuit board. A conductive first layer provides a chip mounting location. A signal interconnect is spaced from the chip mounting location, and a signal trace extends from near the chip mounting location to the signal interconnect. A chip mounted at the chip mounting location may be connected to the signal trace by wirebonding. A plating stub extends from the signal interconnect, such as to a periphery of the substrate. A resistor is used to resistively couple the plating stub to a ground layer.

公开(公告)号：DE112010004649B4

公开(公告)日：2017-07-27

申请号：DE112010004649

申请日：2010-10-29

Applicant: IBM

Inventor： MUTNURY BHYRAV MURTHY ,  CASES MOISES ,  NA NANJU

IPC: H01L23/498 ,  H05K1/02

Abstract: Mehrschichtiges Substrat (40) zum Verbinden eines Chips (22) mit einer Leiterplatte (10), welches das Folgende umfasst: – ein Substrat (40), welches eine erste Seite (23) mit einer zentralen Befestigungsstelle (42) zum Aufnehmen des Chips aufweist; – ein elektrisch leitfähiges Material, welches auf der ersten Seite (23) des Substrats (40) angeordnet ist, wobei das elektrisch leitfähige Material eine Signalzwischenverbindung (46) in einem Abstand von der Chipbefestigungsstelle, eine Signalleiterbahn (44), die sich bis zu der Signalzwischenverbindung erstreckt, und eine Plattierungsstichleitung (48) bildet, die sich von der Signalzwischenverbindung in Richtung eines Randes (49) des Substrats erstreckt; – eine elektrisch leitfähige Massefläche, welche parallel zu der ersten Seite (23) verläuft und durch eine elektrisch nicht leitende Schicht von der ersten Seite getrennt ist; und – einen Widerstand (50), welcher die Plattierungsstichleitung (48) mit der Massefläche verbindet, – wobei der Widerstand (50) einen diskreten Widerstand umfasst, der an der ersten Seite (23) des Substrats befestigt ist, wobei der diskrete Widerstand eine erste Leitung umfasst, die mit der Plattierungsstichleitung (48) elektrisch verbunden ist, und eine zweite Leitung umfasst, die mit einer Massedurchkontaktierung (46B) elektrisch verbunden ist, wobei die Massedurchkontaktierung (46B) mit der Massefläche elektrisch verbunden ist.

公开(公告)号：GB2490561A

公开(公告)日：2012-11-07

申请号：GB201201084

申请日：2010-10-29

Applicant: IBM

Inventor： MUTNURY BHYRAV MURTHY ,  CASES MOISES ,  NA NANJU

IPC: H05K1/02 ,  H01L23/64 ,  H05K1/16

Abstract: Improving signal quality in a high-frequency chip package by resistively connecting an open-ended plating stub to ground. One embodiment provides a multi-layer substrate for interfacing a chip with a printed circuit board. A conductive first layer provides a chip mounting location. A signal interconnect is spaced from the chip mounting location, and a signal trace extends from near the chip mounting location to the signal interconnect. A chip mounted at the chip mounting location may be connected to the signal trace by wirebonding. A plating stub extends from the signal interconnect, such as to a periphery of the substrate. A resistor is used to resistively couple the plating stub to a ground layer.