公开(公告)号：GB2513519B

公开(公告)日：2015-02-25

申请号：GB201415161

申请日：2013-03-01

Applicant: IBM

Inventor： KAMBLE KESHAV GOVIND ,  MUKHERJEE NILANJAN ,  PANDEY VIJOY A ,  LEU DAR-REN

IPC: G06F9/455

公开(公告)号：DE102013209515A1

公开(公告)日：2013-12-05

申请号：DE102013209515

申请日：2013-05-22

Applicant: IBM

Inventor： CAMPBELL ALEXANDER P ,  KAMBLE KESHAV G ,  PANDEY VIJOY A

IPC: G06F13/24 ,  G06F13/00 ,  G06F13/32

Abstract: Bei einer Ausführungsform enthält ein System einen lokalen Prozessor, einen Peripheral-Component-Interconnect-Express-(PCIe-) Switch, der elektrisch mit dem lokalen Prozessor verbunden ist, eine oder mehrere lokale I2C-Bus-Einheiten, einen zweckbestimmten Prozessor, der elektrisch mit der einen oder den mehreren lokalen I2C-Bus-Einheiten und dem PCIe-Switch verbunden ist, und einen lokalen Netz-Switch, der elektrisch mit dem zweckbestimmten Prozessor und dem PCIe-Switch verbunden ist, wobei der zweckbestimmte Prozessor so ausgelegt ist, dass er Interrupts von der einen oder den mehreren lokalen I2C-Bus-Einheiten an den lokalen Prozessor leitet, und wobei der lokale Prozessor so ausgelegt ist, dass er die Interrupts von der einen oder den mehreren lokalen I2C-Bus-Einheiten bearbeitet. Andere Distributed-Fabric-Protocol-(DFP-)Systeme, Computerprogrammprodukte und Verfahren werden gemäß weiteren Ausführungsformen vorgestellt.

公开(公告)号：DE112012003674T5

公开(公告)日：2014-07-03

申请号：DE112012003674

申请日：2012-06-15

Applicant: IBM

Inventor： CAMPBELL ALEXANDER PHILIP ,  KAMBLE KESHAV GOVIND ,  LEU DAR-REN ,  PANDEY VIJOY A

IPC: H04L47/43 ,  G06F15/173 ,  H04L49/115

Abstract: Ein verteilter virtueller Baugruppenträger weist Kästen für skalierte Fabric-Koppler (SFC) auf. Jeder SFC-Kasten weist Fabric-Anschlüsse und eine zellengestützte Switch-Fabric auf zum Schalten von Zellen, die einem Paket zugehörig sind, zu den SFC-Fabric-Anschlüssen dieses SFC-Kastens. Zu verteilten Leitungskarten (DLCs) gehören Switching-DLCs und eine Funktionseinheit-DLC (A-DLC). Jede Switching-DLC weist Netzwerk-Anschlüsse auf. Jede Switching-DLC und A-DLC weist DLC-Fabric-Anschlüsse auf. Jede Switching-DLC und A-DLC ist mit jedem der SFC-Kästen verbunden. Die A-DLC stellt einen Dienst einer höheren Schicht für Pakete bereit, die an den Netzwerk-Anschlüssen der Switching-DLCs eintreffen. Um ein Paket zu der A-DLC weiterzuleiten, teilt die Switching-DLC das Paket in Zellen und verteilt die Zellen auf die SFC-Kästen. Die SFC-Kästen leiten die Zellen zu der A-DLC weiter, und die A-DLC setzt das Paket aus den Zellen neu zusammen und stellt den Dienst einer höheren Schicht für das Paket bereit.

公开(公告)号：GB2509473A

公开(公告)日：2014-07-02

申请号：GB201407966

申请日：2012-06-15

Applicant: IBM

Inventor： CAMPBELL ALEXANDER PHILIP ,  KAMBLE KESHAV GOVIND ,  LEU DAR-REN ,  PANDEY VIJOY A

IPC: H04L47/43 ,  H04L49/115

Abstract: A distributed virtual chassis comprises scaled-out fabric coupler (SFC) boxes. Each SFC box has fabric ports and a cell-based switch fabric for switching cells associated with a packet among the SFC fabric ports of that SFC box. Distributed line cards (DLCs) include switching DLCs and an appliance DLC (A-DLC). Each switching DLC has network ports. Each switching DLC and A-DLC has DLC fabric ports. Each switching DLC and A-DLC is connected to each of the SFC boxes. The A-DLC provides an upper layer service for packets arriving on the network ports of the switching DLCs. To forward a packet to the A-DLC, a switching DLC divides the packet into cells and distributes the cells among the SFC boxes. The SFC boxes forward the cells to the A-DLC, and the A-DLC reassembles the packet from the cells and provides the upper layer service to the packet.

公开(公告)号：DE102013210336A1

公开(公告)日：2013-12-24

申请号：DE102013210336

申请日：2013-06-04

Applicant: IBM

Inventor： KAMBLE KESHAV G ,  LEU DAR-REN ,  PANDEY VIJOY A

IPC: H04L45/16 ,  H04L45/243

Abstract: Bei einer Ausführungsform enthält ein System eine Routing-Protocol-Engine-(RPE)-RBridge mit einem lokalen Uplink-Anschluss, der so ausgelegt ist, dass er mit einem Router verbunden wird, einem lokalen Prozessor zum Ausführen von Logik, einer Logik, die so ausgelegt ist, dass sie einen Datenrahmen am lokalen Uplink-Anschluss empfängt, einer Logik, die so ausgelegt ist, dass sie Routing-Protokolle ausführt, um eine L3-Verarbeitung des Datenrahmens zu ermöglichen, und einer Logik, die so ausgelegt ist, dass sie gelernte Routen und von einer anderen RPE-RBridge weitergeleitete Routen im lokalen Prozessor konfiguriert. Bei weiteren Ausführungsformen beinhalten Verfahren zum Bereitstellen einer L3-Verarbeitung in einem TRILL-fähigen Netz das Empfangen eines Datenrahmes an einem lokalen Uplink-Anschluss einer RBridge, die mit einer RPE umgesetzt ist, um eine L3-Verarbeitung zu ermöglichen, Ausführen von Routing-Protokollen, um eine L3-Verarbeitung des Datenrahmens zu ermöglichen, und Konfigurieren von gelernten Routen sowie von Routen, die von beliebigen anderen RPE-RBridges weitergeleitet wurden. Die RPE-RBridge kann mit einem Router oder einem ersten Server und einem zweiten Server verbunden sein.

公开(公告)号：DE102013210336B4

公开(公告)日：2016-12-01

申请号：DE102013210336

申请日：2013-06-04

Applicant: IBM

Inventor： KAMBLE KESHAV G ,  LEU DAR-REN ,  PANDEY VIJOY A

IPC: H04L45/16 ,  H04L45/243

Abstract: System, das aufweist: eine erste Routing-Protocol-Engine-Routing-Bridge (RPE-RBridge), die aufweist: einen lokalen Uplink-Anschluss, der so ausgelegt ist, dass er mit einem Router verbunden wird; einen lokalen Prozessor zum Ausführen von einerjeweiligen Logik zum: Empfangen eines Datenrahmens am lokalen Uplink-Anschluss; Ausführen von Protokollen, um eine Layer-3-(L3)-Verarbeitung des Datenrahmens zu ermöglichen; Verbinden von zwei Servern einer Mehrzahl von Servern in einer Verbindungszusammenlegungsgruppe-(LAG)-Cluster mit einer zweiten RPE-RBridge oder einer Nicht-RPE-RBridge, wobei das LAG-Cluster die erste RPE-RBridge und entweder die zweiten RPE-RBridge oder die Nicht-RPE-RBridge für jeden der beiden Server aufweist, wobei jede der RBridges in dem LAG-Cluster mit beiden Servern verbunden ist; Konfigurieren von gelernten Routen und von entweder der zweiten RPE-RBridge oder der Nicht-RPE-RBridge weitergeleitete Routen im lokalen Prozessor.

公开(公告)号：DE112014000415T5

公开(公告)日：2015-10-08

申请号：DE112014000415

申请日：2014-03-06

Applicant: IBM

Inventor： PANDEY VIJOY A ,  KAMBLE KESHAV G

IPC: H04L45/50 ,  H04L47/31 ,  H04L47/265

Abstract: Ausführungsformen der Erfindung stellen ein Verfahren zur quantisierten Überlastbenachrichtigung in einem virtuellen Netzwerksystem bereit, das mehrere virtuelle Netzwerke (VNs) aufweist. Jedes VN weist mindestens eine virtuelle Maschine (VM) auf, die so konfiguriert ist, dass sie einen oder mehrere Paketströme erzeugt. Jedes Paket von jedem Paketstrom wird mit einer Überlastbenachrichtigungs-(CN-)Kennzeichnung versehen. Jeder Paketstrom wird auf einen entsprechenden virtuellen Tunnelendpunkt (TEP) abgebildet, der jedes Paket des Paketstroms verteilt. Für jeden Überlastpunkt (CP), der jedem Paketstrom zugehörig ist, wird eine Überlastnachricht (CNM) erzeugt. Jeder Überlastpunkt wird auf einen entsprechenden TEP abgebildet, der jede CNM für den CP verteilt, wobei der entsprechende VTEP die CNM an eine VM weiterleitet, die zu einer Paketüberlastung am CP beiträgt.

公开(公告)号：GB2514051A

公开(公告)日：2014-11-12

申请号：GB201414791

申请日：2013-02-19

Applicant: IBM

Inventor： KAMBLE KESHAV GOVIND ,  PEETHAMBARAM NANDAKUMAR ,  LEU DAR-REN ,  PANDEY VIJOY A ,  GHOSH NIRAPADA ,  ANANTHARAM SUSHMA ,  MENDON CHANDARANI ,  MUKHERJEE NILANJAN

IPC: H04L12/26 ,  H04L12/24 ,  H04L12/70

Abstract: A distributed fabric system has distributed line card (DLC) chassis and scaled-out fabric coupler (SFC) chassis. Each DLC chassis includes a network processor and fabric ports. Each network processor of each DLC chassis includes a fabric interface in communication with the DLC fabric ports of that DLC chassis. Each SFC chassis includes a fabric element and fabric ports. A communication link connects each SFC fabric port to one DLC fabric port. Each communication link includes cell-carrying lanes. Each fabric element of each SFC chassis collects per-lane statistics for each SFC fabric port of that SFC chassis. Each SFC chassis includes program code that obtains the per-lane statistics collected by the fabric element chip of that SFC chassis. A network element includes program code that gathers the per-lane statistics collected by each fabric element of each SFC chassis and integrates the statistics into a topology of the entire distributed fabric system.

公开(公告)号：GB2512546A

公开(公告)日：2014-10-01

申请号：GB201412787

申请日：2013-01-17

Applicant: IBM

Inventor： KAMBLE KESHAV GOVIND ,  LEU DAR-REN ,  PANDEY VIJOY A ,  GHOSH NIRAPADA ,  MENDON CHANDARANI

IPC: H04L12/26

Abstract: A distributed fabric system comprises a plurality of independent network elements interconnected by inter-switch links and assigned to a same group. Each network element includes a switching chip, a processor, and memory storing program code that is executed by the processor. The program code of each network element includes a device configuration (DC) stacking module and a switch discovery protocol (SDP) module. The SDP module of each network element, when executed, discovers each other network element in the group and elects one of the network elements as a master network element. The SDP module of the master network element, when executed, sends messages to the DC-stacking module of the master network element. Each sent message identifies one of the network elements in the group. The DC stacking module of the master network element, when executed, maintains a record of all network elements that are currently members in the group.

公开(公告)号：DE102013209515B4

公开(公告)日：2022-11-10

申请号：DE102013209515

申请日：2013-05-22

Applicant: IBM

Inventor： CAMPBELL ALEXANDER P ,  KAMBLE KESHAV G ,  PANDEY VIJOY A

IPC: G06F13/24 ,  G06F13/32 ,  H04L49/354

Abstract: System (500), das aufweist:einen lokalen Prozessor (502);einen Peripheral-Component-Interconnect-Express- (PCIe-)-Switch (504), der elektrisch mit dem lokalen Prozessor verbunden ist;eine oder mehrere lokale I2C-Bus-Einheiten (506);einen zweckbestimmten Prozessor (508), der elektrisch mit der einen oder den mehreren lokalen I2C-Bus-Einheiten und dem PCIe-Switch (504) verbunden ist; undeinen lokalen Netz-Switch (510), der elektrisch mit dem zweckbestimmten Prozessor (508) und dem PCIe-Switch (504) verbunden ist,wobei der zweckbestimmte Prozessor (508) so ausgelegt ist, dass er Interrupts von der einen oder den mehreren lokalen I2C-Bus-Einheiten (506) an den lokalen Prozessor (502) leitet, undwobei der lokale Prozessor (502) so ausgelegt ist, dass er die Interrupts von der einen oder den mehreren lokalen I2C-Bus-Einheiten (506) bearbeitet,wobei der zweckbestimmte Prozessor (508) so ausgelegt ist, dass er auf jede lokale I2C-Bus-Einheit (506) unter Verwendung des lokalen Prozessors (502) zugreift, um festzustellen, welche lokalen I2C-Bus-Einheiten (506) vorhanden sind, dass er eine Anforderung zum Registrieren von lokalen I2C-Bus-Einheiten (506) auf einem DFP-Systemelement empfängt, um Zugriff auf die lokalen I2C-Einheiten (506) zu ermöglichen, die dem fernen DFP-Systemmaster bereitzustellen sind, dass er eine Bestätigung der Anforderung zurück an den DFP-Systemmaster sendet, wobei die Bestätigung eine Liste der lokalen I2C-Bus-Einheiten (506) und deren bestimmter Offsets aufweist, dass er das Vernetzen der lokalen I2C-Bus-Einheiten (506) ermöglicht, dass er eine Leseanforderung vom fernen DFP-Systemmaster empfängt, um zumindest eine der lokalen I2C-Bus-Einheiten (506) zu lesen, und die Leseanforderung auf Identität prüft, und dass er Details zu der zumindest einen der lokalen I2C-Bus-Einheiten (506) in ein gleiches Paket verkapselt, in dem die Leseanforderung empfangen wurde, und dass er das gleiche Paket in Reaktion auf die auf Identität geprüfte Leseanforderung über einen Netzanschluss, der mit dem lokalen Netz-Switch (510) des DFP-Systemelements verbunden ist, an zumindest eine registrierte Media-Access-Control- (MAC-)-Adresse sendet, um es zumindest an den fernen DFP-Systemmaster zu vermitteln, undwobei es sich bei dem zweckbestimmten Prozessor (508) um ein vor Ort programmierbares Gate-Array (FPGA) und bei dem Paket um ein Enhanced-Layer-2-Transport-(EL2T-)-Protokollpaket handelt.