中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

3 records (took 0.016 seconds)

    Konfigurationsbasierte Auswahl eines Cachekohärenz-Protokolls
    2.
    发明专利
    Konfigurationsbasierte Auswahl eines Cachekohärenz-Protokolls 未知

    公开(公告)号：DE112015004336B4

    公开(公告)日：2022-03-10

    申请号：DE112015004336

    申请日：2015-11-13

    Applicant: IBM

    Inventor： SONNELITTER III ROBERT ,  AMBROLDZE EKATERINA ,  O'NEILL JR ARTHUR ,  FEE MICHAEL ,  POSTLES DUNN BERGER DEANNA

    IPC: G06F12/08

    Abstract: Computersystem, um ein Cachekohärenz-Protokoll einer Vielzahl von Cachekohärenz-Protokollen auszuwählen und auszuführen, wobei das Computersystem aufweist:einen ersten Knoten einer Konfiguration, die einen oder mehrere kommunikativ verbundene Knoten aufweist, wobei jeder Knoten ein oder mehrere kommunikativ verbundene Computer-Elemente (109 - 112) aufweist, wobei jedes Computer-Element einen Cluster (109 - 111; 500) oder eine Speichercontroller-(SC-)Funktion (112; 600) aufweist, wobei jeder Cluster einen oder mehrere Prozessoren (501 - 506) und einen gemeinsam von diesen genutzten Cluster-Cache (508) aufweist, wobei die SC-Funktion einen gemeinsam genutzten Cache (601) aufweist, wobei der gemeinsam genutzte Cache von Prozessoren eines jeden Clusters gemeinsam genutzt wird, wobei der erste Knoten so konfiguriert ist, dass er ein Verfahren durchführt, wobei das Verfahren aufweist:Einleiten (1000) einer Übertragung durch jedes Element der Konfiguration an andere Elemente der Konfiguration, um die Konfigurationstopologie zu ermitteln, wobei die Konfigurationstopologie Konfigurationswerte aufweist, die aktive Knoten-zu-Knoten Verbindungen anzeigen;auf der Grundlage eines Ergebnisses der eingeleiteten Übertragung Speichern (1001) eines Kohärenzwerts durch ein Element des ersten Knotens;auf der Grundlage des Kohärenzwerts Auswählen (1003), durch ein jedes Element des ersten Knotens, eines Cachekohärenz-Protokolls der Vielzahl der Cachekohärenz-Protokolle, das von dem ersten Knoten verwendet werden soll; undVerwenden (1004) des ausgewählten Cachekohärenz-Protokolls durch den ersten Knoten, um Cachekohärenz-Anforderungen zu verarbeiten,wobei die Cachekohärenz-Protokolle aufweisen:ein erstes Cachekohärenz-Protokoll für einen Fall, wenn ein Cluster aufweisendes Computer-Element keine aktive Knoten-zu-Konten Verbindungen aufweist, weist ein Abrufen einer in einem Cluster-Cache des Clusters fehlenden Cachezeile direkt aus einem Hauptspeicher auf;ein zweites Cachekohärenz-Protokoll für einen Fall, wenn ein Cluster aufweisendes Computer-Element eine oder mehrere aktive Knoten-zu-Knoten Verbindungen lediglich zu einem oder mehreren anderen Clustern desselben Knoten aufweist, wobei das zweite Cachekohärenz-Protokoll aufweist:Rundsenden von Fehltreffern in einem Cluster-Cache des Clusters an den anderen bzw. die anderen Cluster, undAbrufen der Cachezeile direkt aus dem Hauptspeicher, wenn das Rundsenden keinen Treffer liefert;ein drittes Cachekohärenz-Protokoll für einen Fall, wenn ein Cluster aufweisendes Computer-Element eine oder mehrere aktive Knoten-zu-Knoten Verbindungen zu einer SC-Funktion und mindestens einem Cluster desselben Knoten aufweist, wobei das dritte Cachekohärenz-Protokoll aufweist:Rundsenden von Fehltreffern in einem Cluster-Cache des Clusters an die SC-Funktion und den mindestens einen Cluster, undAbrufen der Cachezeile direkt aus dem Hauptspeicher, wenn das Rundsenden keinen Treffer liefert.

    Verkürzen von Zeiten der Auslastung bei Speicheroperationen
    3.
    发明专利
    Verkürzen von Zeiten der Auslastung bei Speicheroperationen 未知

    公开(公告)号：DE102013210530A1

    公开(公告)日：2014-04-17

    申请号：DE102013210530

    申请日：2013-06-06

    Applicant: IBM

    Inventor： POSTLES DUNN BERGER DEANNA ,  FEE MICHAEL F ,  ORF DIANE L ,  JONES CHRISTINE C ,  O NEILL ARTHUR J

    IPC: G06F9/34 ,  G06F12/02

    Abstract: Es wird ein Computerprodukt zum Verkürzen von Zeiten der Auslastung bei Speicheroperationen bereitgestellt. Das Computerprodukt beinhaltet ein physisches Speichermedium, das von einer Verarbeitungsschaltung gelesen werden kann und auf dem zum Ausführen eines Verfahrens Anweisungen zum Ausführen durch die Verarbeitungsschaltung gespeichert sind. Das Verfahren beinhaltet ein Zuordnen eines ersten und zweiten Plattformregisters zu einem Cachespeicher-Bereich, ein Feststellen, dass erste und zweite Speicheroperationen dieselbe Wortleitung des Cachespeicher-Bereichs zum Ziel haben, ein Laden von Steuerdaten und Daten der ersten und zweiten Speicheroperation in das erste und zweite Plattformregister und ein Verzögern eines Festschreibens der ersten Speicheroperation, bis das Laden des zweiten Plattformregisters abgeschlossen ist. Das Verfahren beinhaltet außerdem ein gleichzeitiges Festschreiben der Daten aus dem ersten und zweiten Plattformregister mithilfe der Steuerdaten aus dem ersten und zweiten Plattformregister in der Wortleitung des Cachespeicher-Bereichs, um eine Zeit der Auslastung der Wortleitung des Cachespeicher-Bereichs zu verkürzen.

Patent Agency Ranking