公开(公告)号：GB2508769B

公开(公告)日：2014-10-22

申请号：GB201405177

申请日：2012-11-08

Applicant: IBM

Inventor： MURASE MASANA ,  ZHANG GANG ,  SHIMIZU SHUICHI

IPC: G06F11/26

公开(公告)号：DE112012004728T5

公开(公告)日：2014-07-24

申请号：DE112012004728

申请日：2012-11-08

Applicant: IBM

Inventor： MURASE MASANA ,  ZHANG GANG ,  SHIMIZU SHUICHI

IPC: G06F11/28

Abstract: Aufgabe Bereitstellen eines Verfahrens zum Erhöhen der Geschwindigkeit des parallelen Ausführens von Logikprozessen ohne Verringerung der Genauigkeit bei der Datenaktualisierungszeitgebung in einem System zur parallelen diskreten Simulation. Lösung Ein Logikprozess mit einer längeren Verzögerung der Empfangszeit als die der Sendezeit wird um eine Menge an anfänglicher Verschiebung während eines vorab festgelegten Zeitraums vor Start der gesamten Simulation ausgeführt. Es wird bevorzugt, die anfängliche Verschiebung auf die Hälfte eines Wertes einer Differenz zwischen der Empfangszeitverzögerung und der Sendezeitverzögerung einzustellen. Der Logikprozess, der ausgeführt wird, indem die Zeitgebung um die Menge der anfänglichen Verschiebung für den vorab festgelegten Zeitraum verlagert wird, wird ausgeführt, indem Null-Mitteilungen miteinander ausgetauscht werden. Jede Null-Mitteilung wird an einen entsprechenden Logikprozess nach der vorab festgelegten Zeitverzögerung übergeben, und jeder Logikprozess sendet des Weiteren dem entsprechenden Logikprozess eine Null-Mitteilung bei Erhalt der Null-Mitteilung. Dementsprechend besteht eine Progression der Simulation, indem sie über die Null-Mitteilungen synchronisiert werden.

公开(公告)号：GB2508769A

公开(公告)日：2014-06-11

申请号：GB201405177

申请日：2012-11-08

Applicant: IBM

Inventor： MURASE MASANA ,  ZHANG GANG ,  SHIMIZU SHUICHI

IPC: G06F11/26

Abstract: Provided is a technique which improves speed of parallel execution of logical processes without sacrificing accuracy of update timing of data in a parallel discrete event simulation method. The present invention is characterized in executing a logical process for which a longer time lag occurs for receiving than for transmitting for only an initial shift of a predetermined period of before starting an entire simulation. The initial shift is preferably set at half the value of the difference between the time lag for reception and the time lag for transmission. Logical processes which are shifted by only the initial shift of the predetermined period and executed operate by transmitting null messages to one another so that each of the null messages, after a predetermined time lag, arrives at a logical process of a peer, whereupon each of the logical processes further sends a null message to the logical process of the peer at the point when the first-mentioned null message has been received. In this manner, the simulation progresses by performing synchronization by way of the null messages.