-
公开(公告)号:DE102013220157A1
公开(公告)日:2014-04-24
申请号:DE102013220157
申请日:2013-10-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: ARNOLD RALF , MATTES HEINZ , OBERMEIR HERMANN
IPC: H03M1/10
Abstract: Offenbart sind eine Signalerzeugungsschaltung und ein Signalerzeugungsverfahren. Die Signalerzeugungsschaltung umfasst: einen Analogsignalgenerator (1), der so konfiguriert ist, um ein Analogausgangssignal (s1(t)) in Übereinstimmung mit einem Taktgebungsparameter zu erzeugen; einen Analog-zu-Digital-Wandler (ADW) (3) umfassend einen Eingang, der so konfiguriert ist, um das Analogausgangssignal (s1(t)) zu empfangen, den ADW, der so konfiguriert ist, um an einem Ausgang eine Sequenz von Signalwerten in Abhängigkeit von dem am Eingang empfangenen Analogausgangssignal (s1(t)) zu erzeugen; einen konfigurierbaren Digitalsignalgenerator (2), der so konfiguriert ist, dass er ein Digitalausgangssignal (s2(k)) in Übereinstimmung mit an einem Steuereingang empfangenen Signalparametern erzeugt; eine Steuerschaltung (4) umfassend einen Eingang, der mit dem Ausgang des ADW verbunden ist, einen ersten Steuerausgang, der mit dem Steuereingang des Analogsignalgenerators (1) verbunden ist und einen zweiten Steuerausgang, der mit einem Steuereingang des Digitalsignalgenerators (2) verbunden ist, wobei die Steuerschaltung (4) in einem Kalibrierungsablauf so konfiguriert ist, dass der Analogsignalgenerator (1) ein Analogausgangssignal (s1(t)) erzeugt, dass er den Taktgebungsparameter des Analogausgangssignals (s1(t)) basierend auf dem Ausgangssignal des ADW (3), welches am Eingang der Steuerschaltung (4) empfangen wurde, bestimmt und, dass er die Signalparameter des Digitalsignalgenerators (2) in Abhängigkeit von dem bestimmten Taktgebungsparameter des Analogsignalgenerators (1) festlegt.
-
公开(公告)号:DE10341836B4
公开(公告)日:2013-05-29
申请号:DE10341836
申请日:2003-09-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MATTES HEINZ , SATTLER SEBASTIAN
IPC: G01R31/3167 , G01R31/3193 , G01R35/00 , H03M1/10
Abstract: Testvorrichtung (2) zum Testen von elektrischen Schaltungen (21, 22, 23), wobei die Testvorrichtung (2) die folgenden Merkmale aufweist: – wenigstens zwei Eingangskontakte (211, 221, 231), die zum Anschluss an die elektrischen Schaltungen (21–23) bestimmt sind, wobei an den Eingangskontakten (211, 221, 231) verschiedene elektrische Schaltungen anschließbar sind, – für jeden Eingangskontakt (211, 221, 231) ist je eine elektrische Kurzschlussschutz-Schaltung (506, 516, 526) vorhanden, – der Ausgang jeder elektrischen Kurzschlussschutz-Schaltung (506, 516, 526) ist mit dem zugehörigen Eingangskontakt (211, 221, 231) verbunden, – einen Signalgenerator (201), der zum Generieren eines Testsignals bestimmt ist und der über je eine Anschlussleitung (409) mit jedem Eingang der elektrischen Kurzschlussschutz-Schaltungen (506, 516, 526) verbunden ist, – durch jede Kurzschlussschutz-Schaltung (506, 516, 526) ist der jeweilige Eingangskontakt (211, 221, 231) von der vor dem Eingang der elektrischen Kurzschlussschutz-Schaltung (506, 516, 526) liegenden Anschlussleitung (409) entkoppelbar, wobei jede elektrische Kurzschlussschutz-Schaltung (506, 516, 526) über einen Trennschalter (51) sowie über einen parallel zum Trennschalter (51) geschalteten Trennverstärker (52) verfügt, wobei die Eingänge des Trennschalters (51) und des Trennverstärkers (52) an den Signalgenerator (201) und die Ausgänge des Trennschalters (51) und des Trennverstärkers (52) an den jeweiligen Eingangskontakt (211, 221, 231) angeschlossen sind.
-
公开(公告)号:DE102005045183B4
公开(公告)日:2011-03-31
申请号:DE102005045183
申请日:2005-09-21
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SATTLER SEBASTIAN , MATTES HEINZ , KIRMSER STEPHANE
IPC: G01R31/3167 , G01R31/316 , G01R31/317 , G01R31/3187 , H03M1/10
-
公开(公告)号:DE102005044194A1
公开(公告)日:2007-03-22
申请号:DE102005044194
申请日:2005-09-15
Applicant: INFINEON TECHNOLOGIES AG
Inventor: KIRMSER STEPHANE , MATTES HEINZ , SATTLER SEBASTIAN
IPC: G01R25/00 , G01R31/3187 , G01R31/3193
Abstract: The method involves receiving M periods of each of the signals. The test signal is sampled with N sample values, where N is greater than M and the sample values are consecutively numbered. The sample values have a defined relative phase relative to the reference signal. The relative phases between the test and the reference signal are then calculated using a summation taking into account the sample values. Independent claims also cover apparatus for carrying out the method.
-
公开(公告)号:DE10341836A1
公开(公告)日:2005-04-28
申请号:DE10341836
申请日:2003-09-09
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MATTES HEINZ , SATTLER SEBASTIAN
IPC: G01R31/3193 , G01R31/3167 , G01R35/00 , H03M1/10
Abstract: The switch has a decision logic unit having comparator units connected for testing integrated circuits (ICs). The testing of ICs is performed by a connection to a signal generator and the signal output monitored by the comparators. In addition, a digital controller further controls the outputs from a testing bed and is trained for the ICs. Independent claims are also included for the following; (1) a test device; (2) a load board; (3) a computer program.
-
公开(公告)号:DE102013220157B4
公开(公告)日:2017-05-24
申请号:DE102013220157
申请日:2013-10-04
Applicant: INFINEON TECHNOLOGIES AG
Inventor: ARNOLD RALF , MATTES HEINZ , OBERMEIR HERMANN
Abstract: Signalerzeugungsschaltung, umfassend: einen Analogsignalgenerator (1), der dazu konfiguriert ist, ein Analogausgangssignal (s1(t)) in Übereinstimmung mit einem Timing-Parameter zu erzeugen; einen Analog-zu-Digital-Wandler (3) mit einem Eingang, der dazu konfiguriert ist, das Analogausgangssignal (s1(t)) zu empfangen, wobei der Analog-zu-Digital-Wandler dazu konfiguriert ist, an einem Ausgang eine Sequenz von Signalwerten in Abhängigkeit von dem am Eingang empfangenen Analogausgangssignal (s1(t)) zu erzeugen; einen konfigurierbaren Digitalsignalgenerator (2), der dazu konfiguriert ist, ein Digitalausgangssignal (s2(k)) in Übereinstimmung mit an einem Steuereingang empfangenen Signalparametern zu erzeugen; eine Steuerschaltung (4) mit einem Eingang, der mit dem Ausgang des ADW verbunden ist, einem ersten Steuerausgang, der mit einem Steuereingang des Analogsignalgenerators (1) verbunden ist, und einem zweiten Steuerausgang, der mit einem Steuereingang des Digitalsignalgenerators (2) verbunden ist, wobei die Steuerschaltung (4) dazu konfiguriert ist, in einem Kalibrierungslauf den Analogsignalgenerator (1) das Analogausgangssignal (s1(t)) erzeugen zu lassen, den Timing-Parameter des Analogausgangssignals (s1(t)) basierend auf dem am Eingang der Steuerschaltung (4) empfangenen Ausgangssignal des Analog-zu-Digital-Wandlers (3) zu bestimmen und Signalparameter des Digitalsignalgenerators (2) in Abhängigkeit von dem bestimmten Timing-Parameter des Analogsignalgenerators (1) einzustellen.
-
公开(公告)号:DE102013007903B4
公开(公告)日:2016-11-10
申请号:DE102013007903
申请日:2013-05-07
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MATTES HEINZ
Abstract: Verfahren zum Charakterisieren eines Analog-Digital-Wandlers, wobei der Analog-Digital-Wandler (4) zum Wandeln eines Eingangssignals (uin) in ein digitales Ausgangssignal (out) eingerichtet ist, und das Verfahren folgende Schritte aufweist: – Anlegen eines Signals, das in einer ersten Phase (ta – tb) einen Verlauf einer steigenden Exponentialfunktion mit der eulerschen Zahl als Basis hat und in einer weiteren Phase (tc – td) einen Verlauf einer fallenden Exponentialfunktion mit der eulerschen Zahl als Basis hat, als Eingangssignal (uin) an den Analog-Digital-Wandler (4), – Integrieren des digitalen Ausgangssignals (out) während der ersten Phase (ta – tb) zu einer ersten Summe (Ssteig), – Integrieren des digitalen Ausgangssignals (out) während der weiteren Phase (tc – td) zu einer zweiten Summe (Sfall), – Berechnen aus der ersten Summe und der zweiten Summe zumindest einen der Parameter Verstärkungsfehler des Analog-Digital-Wandlers und Nullpunktfehler des Analog-Digital-Wandlers.
-
公开(公告)号:DE10349933B4
公开(公告)日:2008-03-27
申请号:DE10349933
申请日:2003-10-24
Applicant: INFINEON TECHNOLOGIES AG
Inventor: SATTLER SEBASTIAN , MATTES HEINZ , LEININGER ANDREAS , GOESSEL MICHAEL
IPC: G01R31/3183 , G01R31/28 , G01R31/317 , G01R31/3185 , G01R31/319 , G01R31/3193 , H01L21/66
Abstract: An evaluation circuit and method for detecting faulty data words in a data stream is disclosed. In one embodiment the evaluation circuit according to the invention includes a first linear automaton circuit and also a second linear automaton circuit connected in parallel, each having a set of states z, which have a common input line for receiving a data stream Tn. The first linear automaton circuit and the second linear automaton circuit are designed such that a first signature and a second signature, respectively, can be calculated. Situated downstream of the two linear automaton circuits are respectively a first logic combination gate and a second logic combination gate, which compare the signature respectively calculated by the linear automaton circuit with a predeterminable good signature and output a comparison value.
-
公开(公告)号:DE102005024649B4
公开(公告)日:2007-04-12
申请号:DE102005024649
申请日:2005-05-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MATTES HEINZ , SATTLER SEBASTIAN
IPC: G01R31/319 , G01R29/02 , G01R31/28 , G01R31/3177
-
公开(公告)号:DE102005024649A1
公开(公告)日:2007-01-11
申请号:DE102005024649
申请日:2005-05-25
Applicant: INFINEON TECHNOLOGIES AG
Inventor: MATTES HEINZ , SATTLER SEBASTIAN
IPC: G01R31/319 , G01R29/02 , G01R31/28 , G01R31/3177
-
-
-
-
-
-
-
-
-