公开(公告)号：DE59900284D1

公开(公告)日：2001-10-31

申请号：DE59900284

申请日：1999-02-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHNEIDER PETER ,  STEINECKE THOMAS

IPC: H03K5/135 ,  H03K17/00 ,  H04L7/02

Abstract: An apparatus for immediately outputting a response of a synchronous system to an asynchronous event includes an advanced calculation device by means of which the responses of the synchronous system to possible asynchronous events can be calculated in advance. Also, a switching device is included by means of which the output signal from the advanced calculation device or the output signal from the synchronous system can be passed on selectively. It is thus possible to output responses from synchronous systems to asynchronous events immediately after such events occur.

公开(公告)号：AT451719T

公开(公告)日：2009-12-15

申请号：AT07817469

申请日：2007-08-30

Applicant: CONTI TEMIC MICROELECTRONIC ,  FRAUNHOFER GES FORSCHUNG ,  INFINEON TECHNOLOGIES AG

Inventor： SCHUBERT GOERAN ,  STEINECKE THOMAS ,  KELLER UWE ,  MAGER THOMAS

IPC: H01L23/50

Abstract: A device (12) supplies energy to a rapid cycling and/or rapidly cycled integrated circuit (13, 52) which includes a circuit load (17) and an internal capacity (15) connected parallel to the circuit load (17). The integrated circuit (13, 52) has a high cycle frequency (f1) especially at least in the MHz range. A supply unit (14) especially designed as a current source is directly connected to the internal capacity (15). The supply unit (14) has an internal resistance, the impedance level of which is so high at the cycle frequency (f1) that a current (ID2) supplying the circuit load (17) originates to a greater degree from the internal capacity (15) than from the supply unit (14). At least one auxiliary load, current sink or load controller is provided as an integral component of the integrated circuit and is connected to the circuit load to smooth load fluctuations.

公开(公告)号：DE50112058D1

公开(公告)日：2007-04-05

申请号：DE50112058

申请日：2001-04-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELD JOACHIM ,  STEINECKE THOMAS

IPC: H01L23/66 ,  G11C11/4074 ,  H01L21/66 ,  H01L23/528

公开(公告)号：DE19812391B4

公开(公告)日：2006-02-02

申请号：DE19812391

申请日：1998-03-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： ROSENBUSCH JENS ,  STEINECKE THOMAS

IPC: G06F1/04 ,  H03B5/36 ,  H03K3/03

公开(公告)号：DE102013008858B4

公开(公告)日：2022-07-14

申请号：DE102013008858

申请日：2013-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOEKCEN MEHMET ,  KRUPPA JACEK ,  STEINECKE THOMAS

IPC: H01G4/35 ,  H01G4/12 ,  H01L25/16 ,  H01L27/08 ,  H01L29/92

Abstract: Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit:- einem ersten Anschluss (102, 202, 302, 402, 1002);- einem zweiten Anschluss (104, 204, 304, 404, 1004);- einem dritten Anschluss (106, 206, 306, 406, 1006);- einem vierten Anschluss (108, 208, 308, 408, 1008); und- einer Mehrzahl von Graben-Zellen (214, 216, 218, 220, 314, 316, 318, 320), die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen, wobei die ersten Elektroden miteinander verbunden sind, um eine erste Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) zu bilden,wobei die zweiten Elektroden miteinander verbunden sind, um eine zweite Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) zu bilden,wobei die erste Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit dem ersten Anschluss (102, 202, 302, 402, 1002) und mit dem zweiten Anschluss (104, 204, 304, 404, 1004) elektrisch leitend verbunden ist,wobei die zweite Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) mit dem dritten Anschluss (106, 206, 306, 406, 1006) und mit dem vierten Anschluss (108, 208, 308, 408, 1008) elektrisch leitend verbunden ist,wobei die elektrisch leitende Verbindung (1003) zwischen der ersten Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem ersten Anschluss (102, 202, 302, 402, 1002) und die elektrische leitende Verbindung (1007) zwischen der zweiten Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem dritten Anschluss (106, 206, 306, 406, 1006) jeweils eine erste Impedanz aufweist,wobei die elektrisch leitende Verbindung (1005) zwischen der ersten Elektrode (110, 1010) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem zweiten Anschluss (104, 204, 304, 404, 1004) und die elektrische leitende Verbindung (1009) zwischen der zweiten Elektrode (112, 1012) der Kapazitätsstruktur (100, 200, 300, 400, 554, 1000) und dem vierten Anschluss (108, 208, 308, 408, 1008) jeweils eine zweite Impedanz aufweist, undwobei die erste Impedanz niedriger ist als die zweite Impedanz.

公开(公告)号：DE102013008858A1

公开(公告)日：2013-11-28

申请号：DE102013008858

申请日：2013-05-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GOEKCEN MEHMET ,  KRUPPA JACEK ,  STEINECKE THOMAS

IPC: H01G4/35 ,  H01G4/12 ,  H01L25/16 ,  H01L27/08 ,  H01L29/92

Abstract: Eine Kapazitätsstruktur weist einen ersten Anschluss, einen zweiten Anschluss, einen dritten Anschluss und einen vierten Anschluss auf. Die Kapazitätsstruktur weist weiterhin eine Mehrzahl von Graben-Zellen auf, die jeweils eine erste Elektrode und eine zweite Elektrode aufweisen. Die ersten Elektroden sind miteinander verbunden, um eine erste Elektrode der Kapazitätsstruktur zu bilden. Die zweiten Elektroden sind miteinander verbunden, um eine zweite Elektrode der Kapazitätsstruktur zu bilden. Die erste Elektrode der Kapazitätsstruktur ist mit dem ersten Anschluss und mit dem zweiten Anschluss elektrisch leitend verbunden. Die zweite Elektrode der Kapazitätsstruktur ist mit dem dritten Anschluss und mit dem vierten Anschluss elektrisch leitend verbunden. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem ersten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem dritten Anschluss weist jeweils eine erste Impedanz auf. Die elektrisch leitende Verbindung zwischen der ersten Elektrode der Kapazitätsstruktur und dem zweiten Anschluss und die elektrische leitende Verbindung zwischen der zweiten Elektrode der Kapazitätsstruktur und dem vierten Anschluss weist jeweils eine zweite Impedanz auf. Die erste Impedanz ist niedriger als die zweite Impedanz.

公开(公告)号：DE102012013169A1

公开(公告)日：2013-01-03

申请号：DE102012013169

申请日：2012-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOENIG DIETMAR ,  SCHMID HARALD ,  STEINECKE THOMAS

IPC: H03K5/1252 ,  H04B15/00

Abstract: rfahren zum Reduzieren von Jitter, der durch Frequenzmodulation eines Taktsignals verursacht ist, mit Modulieren der Frequenz des Taktsignals basierend auf einem vorgegebenen Modulationssignal m(t) und Kompensieren eines akkumulierten Jitters J(t), der durch die Frequenzmodulation des Taktsignals verursacht ist, so dass ein Absolutwert des akkumulierten Jitters J(t) nie eine vorgegebene Jittergrenze Jlim überschreitet.

公开(公告)号：DE10019811A1

公开(公告)日：2001-10-31

申请号：DE10019811

申请日：2000-04-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HELD JOACHIM ,  STEINECKE THOMAS

IPC: H01L21/66 ,  H01L23/66 ,  H04B3/02 ,  H04B15/00

公开(公告)号：DE102012013169B4

公开(公告)日：2017-04-06

申请号：DE102012013169

申请日：2012-07-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KÖNIG DIETMAR ,  SCHMID HARALD ,  STEINECKE THOMAS

IPC: H03K5/1252 ,  H03K7/06 ,  H04B15/00

Abstract: System (55) zum Reduzieren von Jitter, der durch Frequenzmodulation eines Taktsignals verursacht ist, mit: einer Taktsignalquelle (50), die das Taktsignal mit einer Frequenz fCLK erzeugt; einem Frequenzmodulator (51), der so ausgelegt ist, dass er die Frequenz des Taktsignals durch Subtrahieren eines vorgegebenen zeitvariierenden nicht negativen Taktperiodenfehlersignals t(t) von einer Taktperiode TCLK = 1/fCLK des Taktsignals moduliert, um einen nicht positiven akkumulierten Jitter J(t) des Taktsignals im Zeitverlauf zu erzeugen; einem Detektor (52), der so ausgelegt ist, dass er ermittelt, wann ein Absolutwert des akkumulierten Jitters J(t) eine vorgegebene Jittergrenze Jlim erreicht; einem Taktsignalmodifizierer (53), der so ausgelegt ist, dass er das Taktsignal modifiziert, was zu einer positiven Phasenverschiebung des Taktsignals entsprechend der vorgegebenen Jittergrenze Jlim führt, immer dann, wenn der Absolutwert des akkumulierten Jitters J(t) die vorgegebene Jittergrenze Jlim erreicht.

公开(公告)号：DE502007002296D1

公开(公告)日：2010-01-21

申请号：DE502007002296

申请日：2007-08-30

Applicant: CONTI TEMIC MICROELECTRONIC ,  FRAUNHOFER GES FORSCHUNG ,  INFINEON TECHNOLOGIES AG

Inventor： SCHUBERT GOERAN ,  STEINECKE THOMAS ,  KELLER UWE ,  MAGER THOMAS

IPC: H01L23/50

Abstract: A device (12) supplies energy to a rapid cycling and/or rapidly cycled integrated circuit (13, 52) which includes a circuit load (17) and an internal capacity (15) connected parallel to the circuit load (17). The integrated circuit (13, 52) has a high cycle frequency (f1) especially at least in the MHz range. A supply unit (14) especially designed as a current source is directly connected to the internal capacity (15). The supply unit (14) has an internal resistance, the impedance level of which is so high at the cycle frequency (f1) that a current (ID2) supplying the circuit load (17) originates to a greater degree from the internal capacity (15) than from the supply unit (14). At least one auxiliary load, current sink or load controller is provided as an integral component of the integrated circuit and is connected to the circuit load to smooth load fluctuations.