公开(公告)号：DE102018128777A1

公开(公告)日：2019-06-19

申请号：DE102018128777

申请日：2018-11-16

Applicant: INTEL CORP

Inventor： SARANGAM PARTHASARATHY ,  CHILIKIN ANDREY ,  HYATT RONEN AHARON ,  JAIN ANJALI ,  SKIDMORE DONALD ,  HAY JOSHUA

IPC: H04L29/10

Abstract: Bestimmte Ausführungsformen, die hierin beschrieben sind, stellen ein System zum Ermöglichen einer Kommunikation zwischen einer Paketverarbeitungseinheit und einem Netzwerkschnittstellencontroller (NIC) unter Verwendung eines Erweiterungsobjekts bereit, das System kann Speicher, einen oder mehrere Prozessoren und eine Verarbeitungseinheit-Erweiterungsobjekt-Funktionseinheit aufweisen. Die Verarbeitungseinheit-Erweiterungsobjekt-Funktionseinheit kann dazu konfiguriert sein, zu veranlassen, dass ein Paket an der Paketverarbeitungseinheit empfangen wird, wobei sich die Paketverarbeitungseinheit auf einem System-on-Chip (SoC) befindet, einen Erweiterungsobjektabschnitt zu dem Paket hinzuzufügen, um ein modifiziertes Paket zu erstellen, und zu veranlassen, dass das modifizierte Paket an den NIC, der sich auf demselben SoC befindet, übermittelt wird. In einem Beispiel weist der Erweiterungsobjektabschnitt Typdaten und Partitionsdaten auf. Das Paket kann ein Ethernet-Paket sein und der Erweiterungsobjektabschnitt kann vor einem Nutzdatenabschnitt des Pakets hinzugefügt werden.

公开(公告)号：DE102020125011A1

公开(公告)日：2021-05-06

申请号：DE102020125011

申请日：2020-09-25

Applicant: INTEL CORP

Inventor： LU XIUCHUN ,  LIANG CUNMING ,  HE SHAOPENG ,  JANI NRUPAL ,  JAIN ANJALI ,  VERPLANKE EDWIN ,  SARANGAM PARTHASARATHY ,  YAN ZHIRUN

IPC: G06F9/455

Abstract: Verfahren und Vorrichtungen für die Entwicklung von Hypervisor-Pass-Through-Vorrichtungen, die Plattformunabhängigkeit durch eine Kernlösung namens MUSE (Mdev in User SpacE) unterstützen, die es ermöglicht, dass eine vermittelte Pass-Through-Vorrichtung von einer Software bedient wird, die im Benutzerraum läuft. Die MUSE-Architektur unterstützt die Plattform-Hardware-Unabhängigkeit und stellt gleichzeitig eine Pass-Through-Performance, die ähnlich hardwarespezifischen Lösungen ist, bereit, und stellt eine verbesserte Performance in virtualisierten Umgebungen unter Verwendung vorhandener Softwarekomponenten, umfassend verschiedene Betriebssysteme und zugeordnete Bibliotheken zur Implementierung von SDN (Software Defined Networking) und VNF (Virtualized Network Function), bereit.

公开(公告)号：DE102020129690A1

公开(公告)日：2021-06-17

申请号：DE102020129690

申请日：2020-11-11

Applicant: INTEL CORP

Inventor： CORNETT LINDEN ,  JAIN ANJALI ,  ELATI NOAM

IPC: H04L12/801

Abstract: Verfahren, Vorrichtungen und Systeme zur Implementation eines semiflexiblen Empfangssegmentzusammenführungs(RSC)-Steuerwegs. Logik zur Beurteilung von Paketzusammenführungs-Flussöffnungskriterien und -Flussschließkriterien wird in Hardware auf einer Netzvorrichtung, die Pakete von einem oder mehreren Netzen empfängt, implementiert. Paketzusammenführungs-Öffnungsprofile und Paketzusammenführungs-Schließprofile werden auch auf der Netzvorrichtung gespeichert, wobei jedes Paketzusammenführungs-Öffnungsprofil einen Satz von Paketzusammenführungs-Flussöffnungskriterien definiert, die auf dieses Paketzusammenführungs-Öffnungsprofil anzuwenden sind, und jedes Paketzusammenführungs-Schließprofil einen Satz von Paketzusammenführungs-Flussschließkriterien definiert, die auf dieses Paketzusammenführungs-Öffnungsprofil anzuwenden sind. Paketzusammenführungs-Flussöffnungs- und -Flussschließprofile werden dann paketzusammenführungsaktivierten Empfangswarteschlangen an der Netzvorrichtung zugewiesen, und entsprechende Öffnungs- und Schließkriterien werden verwendet, um eine paketzusammenführungsbezogene Verarbeitung von Paketen in den Empfangswarteschlangen auszuführen. Das Schema unterstützt eine hardwarebasierte Paketzusammenführungs-Paketverarbeitung, während es Flexibilität bei der Erfüllung der Anforderungen verschiedener Betriebssysteme und künftiger Verwendungsmodelle auf einer einzigen Netzvorrichtung bereitstellt.

公开(公告)号：DE102020105715A1

公开(公告)日：2020-09-10

申请号：DE102020105715

申请日：2020-03-03

Applicant: INTEL CORP

Inventor： CORNETT LINDEN ,  ELATI NOAM ,  JAIN ANJALI ,  SARANGAM PARTHASARATHY ,  LOUZOUN ELIEL ,  DEVAL MANASI

IPC: H04L49/901

Abstract: Pakete, die nicht-angrenzend von einem Netzwerk empfangen werden, werden von einer Netzwerkschnittstellensteuerung verarbeitet, indem empfangene Paket-Nutzlast in Empfangspuffern auf einer Empfangspuffer-Warteschlange zusammengeführt wird und Deskriptoren, die den Empfangspuffern für einen gleichen Fluss zugeordnet sind, nacheinander in eine Empfangs-Fertigstellungs-Warteschlange geschrieben werden. Die Systemperformance wird durch die Wiederverwendung eines kleinen Working Sets von bereitgestellten Empfangspuffern optimiert, um die Speichergrundfläche des zum Speichern von Paketdaten zugewiesenen Speichers zu minimieren. Der Rest der bereitgestellten Puffer ist in einer Überlauf-Warteschlange und kann der Netzwerkschnittstellensteuerung zugewiesen werden, wenn der kleine Working Set von Empfangspuffern nicht ausreicht, um mit der empfangenen Paketrate mitzuhalten. Die Empfangspuffer-Warteschlange kann entweder basierend auf Timern nachgefüllt werden oder wenn die Anzahl der Puffer in der Empfangspuffer-Warteschlange unter einem konfigurierbaren niedrigen Wasserzeichen liegt.