公开(公告)号：DE112018008032T5

公开(公告)日：2021-06-10

申请号：DE112018008032

申请日：2018-09-28

Applicant: INTEL CORP

Inventor： YANG SHAO-WEN ,  SANJAY ADDICAM V ,  VEERAMANI KARTHIK ,  SILVA GABRIEL L ,  DA SILVA MARCOS P ,  AVALOS JOSE A ,  PALERMO STEPHEN T ,  ANDERSON GLEN J ,  SHI MENG ,  BAIR BENJAMIN W ,  DENMAN PETE A ,  BOWES REESE L ,  CHIERICHETTI REBECCA A ,  AGRAWAL ANKUR ,  MRUTUNJAYYA MRUTUNJAYYA ,  ROGERS GERALD A ,  CHIEN SHIH-WEI ROGER ,  DURHAM LENITRA M ,  RAFFA GIUSEPPE ,  LIEW IRENE ,  VERPLANKE EDWIN

IPC: G06Q50/20 ,  G06F3/00 ,  G06F3/01 ,  G06F3/16

Abstract: In einer Ausführungsform weist eine Vorrichtung einen Speicher und einen Prozessor auf. Der Speicher dient dazu, Sensordaten zu speichern, wobei die Sensordaten von mehreren Sensoren innerhalb einer Lernumgebung aufgenommen sind. Der Prozessor dient zum: Zugreifen auf die Sensordaten, die von den mehreren Sensoren aufgenommen sind; Identifizieren eines Schülers innerhalb der Lernumgebung, basierend auf den Sensordaten; Erfassen mehrerer Ereignisse, die mit dem Schüler verknüpft sind, basierend auf den Sensordaten, wobei jedes Ereignis einen Aufmerksamkeitsgrad des Schülers innerhalb der Lernumgebung angibt; Erzeugen eines Berichts, basierend auf den mehreren Ereignissen, die mit dem Schüler verknüpft sind; und Senden des Berichts an einen Dritten, der mit dem Schüler verknüpft ist.

公开(公告)号：DE112019000965T5

公开(公告)日：2021-04-15

申请号：DE112019000965

申请日：2019-02-25

Applicant: INTEL CORP

Inventor： ROGERS GERALD ,  PALERMO STEPHEN T ,  CHIEN SHIH-WEI ,  VENKATESAN NAMAKKAL N ,  LIEW IRENE ,  MEHTA DEEPAL ,  GADIYAR RAJESH

IPC: H04L49/111

Abstract: Technologien zur beschleunigten Netzwerkverarbeitung weisen eine Rechenvorrichtung mit einem Prozessor und einem Beschleuniger auf. Der Beschleuniger kann ein feldprogrammierbares Gate-Array (FPGA - Field-Programmable Gate Array) sein. Der Beschleuniger weist einen virtuellen Schalter und einen Netzwerkanschluss auf, wie z.B. eine physische Ethernet-Schnittstelle. Der Netzwerkanschluss des Beschleunigers ist an einen Netzwerkanschluss eines externen Schalters gekoppelt. Der Prozessor führt mehrere virtuelle Netzwerkfunktionen aus und der virtuelle Schalter verarbeitet Netzwerkverkehr im Zusammenhang mit den virtuellen Netzwerkfunktionen. Zum Beispiel kann der virtuelle Schalter Verkehr, der durch die virtuellen Netzwerkfunktionen erzeugt wird, über den Anschluss des Beschleunigers und den Anschluss des Schalters an den Schalter weiterleiten. Jede virtuelle Netzwerkfunktion kann an eine Paravirtualisierungsschnittstelle des Beschleunigergekoppelt sein, wie z.B. eine virtuelle E/A-Warteschlange. Der Netzwerkverkehr kann innerhalb einer Kohärenzdomäne verarbeitet werden, die durch den Prozessor und den Beschleuniger gemeinsam genutzt wird. Weitere Ausführungsformen sind beschrieben und beansprucht.